

Diplomarbeit

„Realisierung einer Verschlüsselungstechnik für Daten im ISDN B-Kanal“

Inhaltsverzeichnis

1	Einleitung.....	
2	Motivation und Zielsetzung.....	
3	Stand der Technik.....	
3.1	Was schon an Vergleichbarem existiert.....	
3.2	ISDN-Basisanschluß.....	
3.2.1	ISDN S ₀ -Bus.....	
3.2.2	ISDN D-Kanal.....	
3.2.3	ISDN B-Kanal.....	
3.3	Verschlüsselungsalgorithmen.....	
3.3.1	Blockchiffrierer.....	
3.3.2	Stromchiffrierer.....	
3.3.3	Asymmetrischer RSA Algorithmus.....	
3.3.4	Diffie Hellman Schlüsselaustausch.....	
3.3.5	„Oneway“ Algorithmen.....	
3.4	Bausteine für dieses Projekt.....	
3.4.1	ISDN-Bausteine.....	
3.4.2	Prozessoren für die Verschlüsselung.....	
4	Grobkonzept.....	
4.1	Verschlüsselungsalgorithmus für den Datenstrom.....	
4.2	Blockschaltplan.....	
5	Feinkonzept.....	
5.1	Die Chipkarte.....	
5.2	Der Steuerprozessor mit Speicher.....	
5.3	Der Steuerprozessor mit Peripherie.....	
5.4	Die ISDN-Hardware.....	
5.5	Die Ver- und Entschlüsselungs-DSPs.....	
6	Zusammenfassung.....	

6.1	Bewertung.....	
6.2	Ausblicke.....	
7	Anhang.....	
7.1	Abbildungsverzeichnis.....	
7.2	Index.....	
7.3	Glossar.....	
7.4	Liste der Signalnamen.....	
7.5	Pinbelegung der Steckverbinder.....	
7.6	Stücklisten.....	
7.6.1	Stückliste ISDN-Telefon-Board.....	
7.6.2	Stückliste ISDN-DSP-Verschlüsselungsboard.....	
7.6.3	Stückliste der externen Bauteile.....	
7.7	Inhalt der Daten-CD.....	
7.8	Literaturverzeichnis.....	
7.9	DSP-Listing.....	
7.10	Stromlaufpläne.....	
7.11	Bestückungspläne.....	
7.12	Layouts.....	

1 Einleitung

In diesem Kapitel wird der Aufbau der vorliegenden Diplomarbeit erklärt. Die Arbeit besteht aus 6 Kapiteln plus Anhang. Die Einleitung, das erste Kapitel, lesen Sie gerade. Im zweiten Kapitel wird die Motivation und Zielstellung beschrieben. Warum wird das beschriebene Gerät gebraucht und welche Eigenschaften soll es erfüllen. Das dritte Kapitel befaßt sich mit dem Stand der Technik und dem technischen Umfeld. Wie ist der ISDN-Basisanschluß aufgebaut und welche Eigenschaften des ISDN-Netzes sind für diese Arbeit interessant? Und es werden die Grundlagen der Kryptographie betrachtet. Zudem wird in diesem Kapitel die Auswahl der relevanten Bauelemente für das Projekt getroffen. Im vierten Kapitel wird der Kryptoalgorithmus, der für dieses Projekt ausgewählt worden ist, beschrieben. Es wird ein Überblick über die gesamte Hardware des Verschlüsselungstelefon gegeben. Das fünfte Kapitel geht dann ins Detail. Die Hardwarekomponenten und auch die Implementierung der Kryptoalgorithmen werden dort näher beschrieben. Als letztes Kapitel folgt eine abschließende Zusammenfassung der Arbeit und eine eigene Bewertung. Es wird auch beschrieben, was und wie dieses Gerät noch verbessert und weiterentwickelt werden kann.

Im Anhang befinden sich Tabellen und Diagramme, Literatur- und Abbildungsverzeichnisse, Listen der Signalnamen und deren Bedeutung, die Pinbelegung der Steckleisten, eine Stückliste der eingesetzten Bauelemente und einiges mehr. Zudem enthält der Anhang die Stromlaufpläne, Layouts und Bestückungspläne. Dieser Diplomarbeit ist zudem eine Daten-CD beigelegt, deren Inhaltsangabe ebenfalls dem Anhang zu entnehmen ist.

2 Motivation und Zielsetzung

In dieser Diplomarbeit wird der Aufbau eines Sprachverschlüsselungssystems behandelt, das am ISDN-Basisanschluß betrieben werden kann. Es gewährleistet weitgehend die Geheimhaltung der Kommunikation zwischen zwei Gesprächspartnern. Die Privatsphäre wird zur Zeit immer mehr gestört oder eingeschränkt. Angefangen von Hackern, die aus Spaß an der Sache fremde Leitungen anzapfen und mithören, über professionellen Datendiebstahl, z.B. Industriespionage, bis hin zu staatlichen Maßnahmen wie „Der große Lauschangriff“ reicht die Palette der Angriffe. Man sollte sich seine Privatssphäre sichern und sich nicht zum „gläsernen Menschen“ machen lassen.

Ziel ist es, ein Gerät zu entwickeln, das die zu übertragenden Informationen zwischen den Endgeräten so unkenntlich für Dritte macht, daß nur die beiden Gesprächspartner ihre Nachrichten verstehen können. Die Daten, die über den hausinternen ISDN-S₀-Bus, den U_{K0}-Leitungen zu den Vermittlungsstellen und durch die Vermittlungsstellen gehen, werden verschlüsselt und können nur mit dem entsprechenden Code wieder entschlüsselt werden.

Der Grund, daß für dieses Projekt das ISDN-Netz und nicht das analoge Telefonnetz genutzt wird, besteht darin, daß bei ISDN die Sprachdaten schon in digitaler Form vorliegen und nicht erst komprimiert und auf die analogen Leitungen aufmoduliert werden müssen.

Es soll also ein komplettes ISDN-Endgerät, entsprechend der Funktionalität eines Telefons, aufgebaut werden, das noch zusätzlich die Nutzdaten im jeweiligen B-Kanal ver- und entschlüsselt. Die verwendbaren Verschlüsselungsalgorithmen sollten einen hohen Sicherheitsstandard aufweisen. In der heutigen Zeit ist es möglich, mit entsprechendem materiellen Einsatz, wie ihn sich einige größere Organisationen oder staatliche Behörden leisten können, einfachere Codierungen zu entschlüsseln. Der Schlüssel sollte, wie bei einem realen Schloß, entfernbar und austauschbar sein. Dafür wird in dieser Arbeit, ähnlich einer Telefonkarte, eine Chipkarte eingesetzt, die den Schlüssel enthält. Besser wären Karten, die sowohl den Schlüssel, als auch einen Teil des Algorithmuses unterbringen, wie z.B. die NetKeyCard von Telesec.

Für ein ISDN-Endgerät muß das D-Kanal Protokoll (Siehe Seite 10) auf einem Steuerprozessor implementiert werden. Dieses D-Kanal Protokoll ist nicht Teil der Diplomarbeit, sondern wird in einer getrennten Arbeit behandelt.

Hier geht es vielmehr um die gesamte Hardware und die Verschlüsselungsalgorithmen. Es soll der Aufbau eines ISDN-Telefons mit Verschlüsselungsfunktion gezeigt werden. Softwareseitig wird auf Ver- und Entschlüsselung von Datenströmen eingegangen.

Eine besondere Anforderung an die Hardware ist, daß sie aus Bauteilen besteht, die leicht im Elektronikhandel erhältlich sind. Denn diese Schaltung soll von jedermann leicht nachbaubar sein. Es sollen also keine exotischen Spezialbauteile und keine Chips, die mit speziellen Programmiergeräten gebrannt werden müssen, eingesetzt werden. Die Leiterplatte(n) sollen maximal zweiseitig sein, damit sie noch relativ einfach zu fertigen sind. Auch dürfen die verwendeten Bauteile nicht ein zu kleines Pinraster haben, damit sie auch von jedem leicht zu verlöten sind. Also kommen erstmal nur DIL und PLCC Gehäuse in Frage.

3Stand der Technik

Hier wird die Basis für dieses Projekt beschrieben. Als erstes, was es schon an vergleichbaren Geräten gibt und was sonst noch so geplant ist. Als zweites, für die Arbeit alle wesentlichen Fakten über den ISDN-Basisanschluß. Als letztes noch, welche Halbleiter für dieses Gerät in Frage kommen.

3.1 Was schon an Vergleichbarem existiert

Es existieren schon Einrichtungen, mit denen verschlüsselt auf dem ISDN-Netz telefoniert werden kann. Die meistgenutzte Variante ist der Einsatz eines Personalcomputers mit einer ISDN-Karte und einer Soundkarte. Die ISDN-Karte im PC arbeitet mit einem hardware-spezifischen CAPI-Treiber zusammen. Dieser CAPI-Treiber übernimmt alle Hardwarefunktionen der Karte und auch die gesamte Verwaltung des D-Kanals. Nun gibt es Programme, meist unter Windows, die mit Hilfe einer Soundkarte ein ISDN-Telefon simulieren. Ein Kopfhörer mit Mikrofon wird an die Soundkarte angeschlossen und damit ein Telefonhörer geschaffen. Auf einem Fenster der graphischen Oberfläche werden dann Tastenfeld und Display dargestellt. Nun kann noch bei einigen Programmen eine Verschlüsselungsfunktion aktiviert werden, um Gespräche mit einer gewissen Geheimhaltung zu führen. Die Ver- und Entschlüsselung wird dann vom Hauptprozessor des PC durchgeführt. Der Sinn dieser Variante ist, wenn schon ein PC mit ISDN und Soundkarte zur Verfügung steht, daß nur noch diese Software installiert werden muß, um verschlüsselt auf dem ISDN-Netz telefonieren zu können. Der Nachteil ist aber, daß für jedes Telefongespräch extra der PC mit Windows hochgefahren werden muß. Desweiteren ist ein kompletter PC nur zum Telefonieren z.zt. noch sehr aufwendig. Besser wäre ein Gerät wie ein normales Telefon, das eine Verschlüsselungsfunktion schon mit eingebaut hat.

Die Firma Siemens baut unter dem Namen „DSM ISDN“ ein solches Gerät, aber nähere Informationen sind derzeit nicht erhältlich. Das Verschlüsselungstelefon ist nicht für die Allgemeinheit bestimmt. Auch von der Telekom (Telesec) werden in

einiger Zeit verschiedene Dienste gegen das illegale Abhören von Fernmeldeleitungen angeboten, die jedoch nicht generell vor einem Abhören schützen.

Für das analoge Telefonnetz hat der Chaos-Computer-Club schon ein „Crypto-Phone“ entwickelt. Es benutzt ein Modem zur Verbindung mit dem Telefonnetz und hat eine GSM-ähnliche Sprachkompression. Hauptbestandteil ist ein leistungsstarker DSP. Das Projekt ist neu, und es sind nur wenige Informationen zu bekommen.

3.2 ISDN-Basisanschluß

Jeder normale Telefonanschluß kann, auf Antrag, in einen ISDN-Basisanschluß umgewandelt werden, wenn eine Angliederung an eine digitale Vermittlungsstelle zur Verfügung steht. Ob ein Anschluß an einer digitalen Vermittlungsstelle vorhanden ist, kann ganz einfach festgestellt werden durch den Versuch, mit Ton-Wahl (DTMF) zu wählen. Ist nur der Puls-Wahl-Modus möglich, dann ist man noch an einer alten analogen Vermittlungsstelle angeschlossen, und es wird etwas länger dauern, bis der ISDN-Anschluß geschaltet wird. Ein ISDN-Anschluß ist z.zt. teurer als ein normaler Telefonanschluß, er hat aber auch einige Vorteile. Einer der zwei wichtigsten ist, daß auf einem einzigen Leitungspaar, der U_{k0} -Leitung, gleichzeitig zwei Kommunikationsverbindungen nach draußen geführt werden können, was z.B. eine Dreierkonferenz ermöglicht, weiterhin Sprechen und Faxen gleichzeitig, Angerufenwerden während telefoniert wird und vieles mehr [2]. Der andere große Vorteil ist die viel höhere Übertragungsrate von Daten. Das schnellste verfügbare Modem kann auf einer normalen Telefonleitung 33,6kBit/s (spezielle Modems 56,7kBit/s) übertragen. ISDN kann 64kBit/s, oder wenn beide Kanäle benutzt werden, sogar 128kBit/s (kostet aber auch doppelt Gebühren). Bei ISDN-Anschlußverlegung wird von der Telekom ein NTBA an die Leitung angeschlossen, an der sich zuvor das analoge Telefon befunden hat (Abbildung 1). Damit wird die Leitung zur Vermittlungsstelle zur U_{k0} -Schnittstelle, an der natürlich kein analoges Telefon mehr angeschlossen werden darf, da sich die elektrischen Eigenschaften geändert haben.





Abbildung 1: ISDN-Basisanschluß

3.2.1 ISDN S₀-Bus

An dem NTBA steht der S₀-Bus zur Verfügung. Dort können nun die ISDN-Endgeräte (Telefon, ISDN-Karte, u.s.w.) oder eine ISDN-Telefonanlage angeschlossen werden (Abbildung 1). An diesem Bus können max. acht Geräte betrieben werden, die mit maximal zehn Meter langen Stichleitungen am Bus angeschlossen werden. Der gesamte S₀-Bus darf 150 Meter bei Mehrgeräteanschluß oder 1000 Meter bei einem einzigen angeschlossenen Gerät lang sein. Dieser S₀-Bus ist vieradrig, davon sind zwei Adern für den Transport der Daten vom Endgerät (TE) zum Netzabschlußadapter (NTBA oder NT) belegt und zwei für die Daten vom NT zum TE. Eine Stromversorgung für die Endgeräte wird zusätzlich mit auf dem S₀-Bus zur Verfügung gestellt (Abbildung 2). Es handelt sich hierbei um eine Spannung von 40V zwischen den Leitungspaaren a1-b1 und a2-b2, die mit max 100mA belastet werden darf. Die Signale werden mittels eines Übertragers in den ISDN-Geräten aus den Leitungspaaren ausgekoppelt.



3	b2	TE → NT	neg. Puls	pos. Versorgungsspannung
4	b1	NT → TE	neg. Puls	neg. Versorgungsspannung
5	a1	NT → TE	pos. Puls	neg. Versorgungsspannung
6	a2	TE → TE	pos. Puls	pos. Versorgungsspannung

Abbildung 2: ISDN Western-Stecker

Beim S₀-Bus repräsentiert der Netzabschlußadapter (NTBA oder NT) die Vermittlungsstelle, weil vom NTBA die U_{k0}-Leitung zur Vermittlungsstelle geht. Der S₀-Bus sieht nur den NTBA und hat eine Übertragungsrate von 144 kBit/s netto pro Richtung. Das sind 2 B-Kanäle mit je 64 kBit/s und ein D-Kanal mit 16 kBit/s. Es gibt zudem noch Synchronisations- und Steuerbits (Abbildung 3) auf dem Bus, die hier nicht weiter betrachtet werden, da sie für die Verschlüsselung der Nutzdatenkanäle nicht weiter wichtig sind und diese Bits schon automatisch in allen am Markt verfügbaren ISDN-Chip abgearbeitet werden. Für die Verschlüsselung sind eigentlich nur die Nutzdatenkanäle, die B-Kanäle, interessant.




Abbildung 3: Signale auf dem ISDN S₀-Bus

3.2.2 ISDN D-Kanal

In diesem Signalisierungskanal, der wichtigsten Einheit im ISDN-System, werden sämtliche Steuerfunktionen übertragen. Die ganze Organisation wie z.B. Verbindungsauf- und -abbau, ankommender Ruf (Klingel), gewählte Ziffern, Rufnummer des Gesprächspartners, Gebühreninformationen und vieles mehr wird auf dem D-Kanal übertragen. Als wichtig sei hier erwähnt, daß im D-Kanal anzugeben ist, welcher Art die Nutzdaten auf den B-Kanälen sind (Sprache oder Daten). Das ist insofern für die vorliegende Diplomarbeit wichtig, da ein Telefon „restricted“ Sprechdaten anmeldet, aber diese nach dem Verschlüsseln nur noch „unrestricted“ Binärdaten sind.




Abbildung 4: D-Kanal Schichtenmodell

Das sehr komplexe ISDN-D-Kanal Protokoll ist in 3 Schichten (Abbildung 4) aufgeteilt. Die erste Schicht ist die Hardware- und Bitübertragungsschicht. Die Richtlinien für die Schicht 1 des D-Kanals sind in der ITU-T I.430 / I.431 Norm festgelegt. Beim S₀-Bus ist eine 0 dominant und die 1 rezessiv. Diese Festlegung ist wichtig, da an dem Bus bis zu 8 Geräte gleichzeitig angeschlossen sein können, die ein D-Kanal Paket senden wollen. Daher gibt es eine Kollisionserkennung, die dem Gerät mit der niedrigeren Priorität veranlaßt, die Sendung einzustellen. Da die D-Kanal Informationen bitweise übertragen werden, muß eine Bytesynchronisation stattfinden. Diese besteht aus der Bitfolge „01111110“ und wird immer am Anfang und Ende eines D-Kanal Pakets übertragen. Damit es keine Verwechslungen mit Daten gibt, die auch zufällig sechs oder mehr Einsen hintereinander haben, wird nach dem „Bitstuffing“ Algorithmus immer nach fünf aufeinanderfolgenden Einsen vom Sender eine Null eingefügt, die vom Empfänger wieder entfernt wird. Damit ist sichergestellt, daß die Bitfolge „01111110“ nur für die Bytesynchronisation zuständig ist, und acht oder mehr Einsen kennzeichnen einen freien D-Kanal. Bei der Bitfolge „01111110“ wird ein Rahmenabbruch durchgeführt. Dieses Verfahren stammt aus dem HDLC-Protokoll, welches für X.25 eingesetzt wird.

In der zweiten Schicht liegt die Aufgabe der Fehlererkennung und -behandlung sowie die Adressierung der Pakete auf dem D-Kanal, damit diese das richtige Gerät erreichen. Die ITU-T Norm für Schicht 2 ist Q.920 / Q.921.

Die dritte Schicht enthält nun die eigentlichen Signalisierungsdaten. Es gibt zur Zeit zwei Standards für diese Schicht, die von der Telekom in Deutschland eingesetzt werden. Die eine ist die alte nationale 1TR6 Norm, die von der Bundespost eingeführt wurde. Sie wird noch voraussichtlich bis ins Jahr 2003 von der Telekom unterstützt. Die andere ist die europaweit geltende Norm DSS1 ITU-T Q.930 / Q.932. Diese Norm ist die allgemein gültige für einen zukünftigen Basisanschluß.

3.2.3 ISDN B-Kanal

Sobald mit Hilfe des D-Kanals eine Verbindung zwischen zwei Partnern aufgebaut worden ist, werden die eigentlichen Nutzinformationen auf dem B-Kanal übertragen. Welcher der beiden B-Kanäle für diese Verbindung benutzt wird, wurde zuvor mit dem D-Kanal signalisiert.

Die Informationen auf dem B-Kanal werden bytewise übertragen, und im Rahmen dieser Arbeit entfällt die Bytesynchronisation. Es werden pro B-Kanal 64 KBit/s oder dementsprechend 8 KByte/s übertragen. Im B-Kanal gibt es keine weitere Schichtenaufteilung, da diese Bytes gleich von der Anwendungsschicht genutzt werden. Beim ISDN-Telefon sind diese Bytes zugleich die Werte für den A/D und D/A-Wandler. Die 8 Bits werden lediglich auf 14 Bit mit dem A-law Verfahren expandiert. Diese Bit-Expansion und Kompression ist in der IUT-T G.711 beschrieben. Durch ISDN-Karten werden die Bytes aus dem ISDN-Kanal direkt in den Computer übertragen und dort nach Bedarf weiterverarbeitet.

Für die Verschlüsselung der B-Kanal Daten ist folgendes zu beachten:

Der konstante Bytestrom von 8000 Byte/s kann fehlerhafte Bytes enthalten. Es muß nun dafür gesorgt werden, daß dieser Bytestrom beim Sender verschlüsselt und beim Empfänger entschlüsselt wird und sich somit wieder die ursprünglichen Daten ergeben, obwohl durchaus ein Byte während der Übertragung gestört werden kann. Welcher Art die eigentlichen Nutzdaten sind (Sprache, Fax oder Daten) ist unerheblich. Der Vermittlungsstelle muß lediglich über dem D-Kanal mitgeteilt werden, daß „unrestricted“ Binärdaten übertragen werden, damit diese nicht als Sprachdaten interpretiert werden und unter Umständen z.B. durch GSM-Sprach-Compression oder analoge Leitungen einer Verfremdung unterliegen.

3.3 Verschlüsselungsalgorithmen

Ver- und Entschlüsselungsalgorithmen sind besondere Rechenvorschriften mit zwei Eingangs- und einer Ausgangsvariablen [1]. Einer der Eingangswerte ist immer der Schlüssel (k). Für die Verschlüsselung (E) ist der andere Eingangswert der Klartext (m), und der Ausgangswert ist der Chiffretext (c). Beim Entschlüsseln (E^{-1}) ist es umgekehrt, der Chiffretext (c) geht in den Algorithmus rein, und es kommt bzw. sollte herauskommen der Klartext (m), falls der Schlüssel (k) stimmt. Das besondere an diesen Algorithmen ist folgendes: Es dürfen keinerlei Rückschlüsse auf den Schlüssel (k) bzw. den Inhalt des Klartextes (m) gezogen werden können, wenn nur der Chiffretext (c) bekannt ist. Ebenfalls darf auch der Schlüssel (k) nicht mit der Kenntnis von Chiffre- und Klartextpaaren zurückgerechnet werden können. Die Sicherheit eines Verschlüsselungsalgorithmusses hängt von der Länge des

Schlüssels (k) ab. Theoretisch ist es bei symmetrischen Algorithmen so, daß mit jedem Bit um das der Schlüssel (k) länger wird, es doppelt so schwer wird, ihn durch Austesten offenzulegen. Es gibt nun mehrere Arten von Verschlüsselungsalgorithmen, die in zwei Klassen von Algorithmen aufgeteilt werden können:

- Symmetrische Verschlüsselungsalgorithmen
Blockchiffrierer, Stromchiffrierer, Oneway-Algorithmen
- Asymmetrische Verschlüsselungsalgorithmen
RSA, Diffie Hellman Schlüsselaustausch

3.3.1 Blockchiffrierer

Die Blockchiffrierer verschlüsseln einen Klartextblock mit konstanter Größe, meist 64 Bit, zu einem Chiffretextblock mit gleicher Größe, und beim Entschlüsseln entsprechend umgekehrt. Es wird beim Ver- und Entschlüsseln der gleiche Schlüssel (k) verwendet. Daher sind diese Algorithmen symmetrisch. Solche Algorithmen bestehen meist aus Iterationen von Bitpermutation, Shiften, XOR, Lookuptables und besonderen Multiplikationen. Die bekanntesten Algorithmen sind DES und IDEA.

3.3.2 Stromchiffrierer

Diese Chiffrierer sind ebenfalls symmetrisch, aber es gibt keine konstante Größe der Klar- und Chiffretextblöcke. Sie ver- und entschlüsseln Bit- oder Byteströme. Je nach Art des Algorithmuses sind die Verschlüsselungsmuster nur vom Schlüssel (k) oder vom Schlüssel (k) zusätzlich des Datenstromes abhängig. Entweder handelt es sich bei ihnen um reine Stromchiffrierer wie RC4 oder A5-GSM, oder es werden Blockchiffrierer mit besonderen Rahmenalgorithmen eingesetzt und so zu Stromchiffrierern umfunktioniert.

3.3.3 Asymmetrischer RSA Algorithmus

Besonders interessant sind die asymmetrischen Algorithmen, wie RSA, in denen für die Ver- und Entschlüsselung zwei verschiedene Schlüssel (k_s , k_p) eingesetzt werden. Der Schlüssel (k_s) bleibt geheim, und der Schlüssel (k_p) wird veröffentlicht.

Das hat den großen Vorteil, daß jeder eine Nachricht mit dem öffentlich verfügbaren Schlüssel (k_P) verschlüsseln kann, aber nur mit dem privaten Schlüssel (k_S) diese Nachricht wieder entschlüsseln kann. Der Algorithmus hat die recht einfache aber doch sehr wirkungsvolle Formel: „ $c = m^k \text{ MOD } n$ “ (m =Klartext, c =Chiffretext, n =Produkt zweier Primzahlen und zusammen mit k ein Teil des Schlüssels). Das Geheimnis liegt in der Auswahl der Zahlen k_S , k_P und n . Die Zahlen k_S , k_P und n müssen sehr groß (1024 Bit oder mehr) gewählt werden, damit der Algorithmus sicher ist. Dieser Algorithmus eignet sich aber nicht, um direkt Daten zu verschlüsseln, sondern es muß zusätzlich ein symmetrischer Algorithmus hinzugenommen werden, um die eigentlichen Datenströme zu verschlüsseln (Hybridalgorithmus) (Abbildung 5). Genau das macht das sehr gute Programm PGP, das für die Verschlüsselung von eMails im Internet verwendet wird [5]. Es verwendet eine Kombination von RSA und IDEA.




Abbildung 5: Hybrid-Algorithmus mit RSA und IDEA (PGP)

3.3.4 Diffie Hellman Schlüsselaustausch

Noch eine elegante Art, den symmetrischen Schlüssel auszutauschen, ist der Diffie Hellman Schlüsselaustausch. Hier können sich zwei Partner, die zuvor noch keine Daten ausgetauscht haben, in aller Öffentlichkeit auf einen geheimen Schlüssel für einen symmetrischen Algorithmus einigen, ohne das Dritte ihn erfahren. Genauso wie beim RSA basiert alles auf der Rechnung „ $c = m^k \text{ MOD } n$ “, und es müssen auch hier sehr große Zahlen (1024Bit oder mehr) gewählt werden.

Partner A	Öffentlichkeit	Partner B
a (N und $a < p$) $\alpha = s^a \text{ mod } p$ $k = \beta^a \text{ mod } p$	p (Primzahl) s (N und $s < p$) α, β	b (N und $b < p$) $\beta = s^b \text{ mod } p$ $k = \alpha^b \text{ mod } p$

Abbildung 6: Ablauf des Diffie Hellman Schlüsselaustauschs

Für den Schlüsselaustausch (Abbildung 6) einigen sich beide Partner in aller Öffentlichkeit auf eine Primzahl (p) und eine natürliche Zahl (s) die kleiner als p ist. Jetzt sucht jeder Partner für sich je eine natürliche Zahl (a, b) aus, die auch kleiner als p sein muß, und jeder errechnet sich damit eine Zahl (α, β), die sich die Partner in aller Öffentlichkeit austauschen. Die Zahlen a und b bleiben geheim. Nun kann sich jeder Partner die Zahl k errechnen. Ein Dritter, der die Zahlen p, s, α und β mitgehört hat, kann nicht die Zahl k berechnen, weil er weder die Zahl a noch die Zahl b kennt. Die beiden Partner können aber die Zahl k nun als Basis für einen symmetrischen Algorithmus nutzen. Die große Gefahr bei diesem Schlüsselaustausch ist, daß sich ein Dritter die Leitung auftrennt und dann nach beiden Partnern hin getrennt je einen Schlüsselaustausch vornimmt. Beide Partner denken, sie hätten ein gemeinsamen geheimen Schlüssel k , aber dabei haben sie jeweils mit dem Angreifer den Schlüsselaustausch vorgenommen und sind auch im Besitz verschiedener Schlüssel k_1 und k_2 . Dieses Verfahren erfordert es unbedingt,

mit seinem Partner die Checksumme des Schlüssels k zu vergleichen, und zwar so, daß es der Angreifer nicht verfälschen kann.

3.3.5.,Oneway“ Algorithmen

Dann wären da noch die Oneway-Algorithmen zu erwähnen, die, wie der Name schon sagt, nur verschlüsseln können. Für sie ist auch meist der erzeugte Chiffretext (c) kürzer als der eingegebene Klartext (m). Diese Algorithmen machen durchaus Sinn, besonders für die Authentifizierung beispielsweise in der Passwortverwaltung. Nach der Eingabe des Passwortes auf der Tastatur wird das Passwort verschlüsselt und mit dem verschlüsselten Passwort in einer Datenbank verglichen. Das Passwort kann nicht mehr zurückgerechnet werden, es kann aber immer noch mit dem eingegebenen verglichen werden. Oneway-Algorithmen sind meist einfacher, da keine Invertierung erforderlich ist. Meist sind sie anwenderspezifisch gestaltet oder es wird die Verschlüsselungsfunktion von Standard-Algorithmen genutzt. Ihren Einsatz finden diese Algorithmen oft bei Chipkarten zur Authentifizierung, z.B. Pay-TV, Mobiltelefone oder Zugangskontrolle. (Abbildung 7)




Abbildung 7: Oneway-Algorithmus zur Authentifizierung

3.4 Bausteine für dieses Projekt

Von besonderer Bedeutung ist neben der eigentlichen Funktionalität die Auswahl der Bausteine, damit das fertige Gerät auch bestmöglich die in der Aufgabenstellung genannten Eigenschaften erfüllt: leicht nachzubauen, hohe und preiswerte Verfügbarkeit der Chips und allgemeinen Bauelemente.

3.4.1 ISDN-Bausteine

Der ISDN-Chip stellt insofern ein Problem dar, da er mehr zu den Spezialbauteilen gehört und damit schwer beschaffbar ist. Einer der größten Anbieter für ISDN-Bausteine ist die Firma Siemens. Die Bausteine, die hier in Frage kämen, wären PEB2080, PEB2085/6 und PEB2185/6. Auch andere Firmen bieten ISDN-Chips an, wie National Semiconductor den TP3420N, Intel den MT9830 oder Motorola den MC145572. Aber AMD hat mit dem AM79C30A etwas Besonderes auf den Markt gebracht [7]. Er enthält als einziger Chip jegliche Funktionalität, die für die ISDN-Anbindung derzeit nötig ist, angefangen vom S₀-Bus-Interface bis hin zu dem CODEC mit seinem A/D, D/A Wandler mit Filter-DSP. Außerdem nimmt er einem auch eine Menge Arbeit in den unteren Schichten des D-Kanalprotokolls ab. Desweiteren verfügt er über eine serielle Schnittstelle für Nutzdatenkanäle, die sich gut mit einem DSP verbinden läßt. Auch ist er nicht viel schwerer beschaffbar als die alternativ zuvor erwähnten ISDN-Bausteine und befindet sich in einem PLCC-Gehäuse.

3.4.2 Prozessoren für die Verschlüsselung

Der verwendete Prozessor oder die verwendeten Prozessoren müssen zwei Kriterien erfüllen. Zum einen muß er schnell genug sein, um je einen 8kByte/s großen Datenstrom mit IDEA zu ver- und entschlüsseln. Und zum anderen muß er leicht beschaffbar sein und sollte auch nicht viel kosten. Da der IDEA-Algorithmus im Cipher-Feedback-Mode genutzt werden soll und es ja zwei Datenströme sind, einer hin und einer zurück, müssen hier 16000 IDEA-Berechnungen pro Sekunde bewerkstelligt werden. Der IDEA-Algorithmus besteht hauptsächlich aus Multiplikationen. Daher bieten sich DSPs an, da sie Multiplikationen sehr viel schneller ausführen als normale Prozessoren. Aber die in die engere Wahl

gezogenen DSPs eignen sich aufgrund ihres Befehlssatzes schlecht für Steueraufgaben, sondern eher für Berechnungen, die in der Regelungstechnik anfallen. Eine andere gute Lösung wäre ein komplettes, fertiges Prozessorboard wie das Intel i386EX. Es hat einen 386er mit 25MHz und je 1MByte Flash-EEPROM und RAM. Und es ist schon fertig aufgebaut, nur die ISDN-Hardware, Display und Tastatur müssen noch angefügt werden. Aber selbst der 386er mit 25MHz ist noch ca. 3x zu langsam für die 16000 IDEAs pro Sekunde, und er ist mit ca. 600 DM auch sehr teuer. Also zurück zu den DSPs. Texas Instruments hat die DSP-Serie TMS320Cxx. Dort gibt es einige DSPs, die über internen RAM-Speicher und Bootloader verfügen. Wenn dieser RAM-Speicher ausreicht, um das IDEA-Programm und seine Daten zu verwalten, wird kein weiterer externer Speicher mehr für die DSPs benötigt. Sie müßten dann aber von einem weiteren Prozessor nach jedem Einschalten mit ihrem Programm geladen werden. Aber ein zusätzlicher Prozessor wird ohnehin benötigt, da sich DSPs, wie schon erwähnt, nicht gut für die Bedienung der Steuersignale des D-Kanals und des Benutzerinterfaces eignen. Der TMS320C26 ist eine gute Wahl, da er die Kriterien der Aufgabenstellung erfüllt. Er ist leicht beschaffbar, preiswert (ca. 33,- DM), besitzt ein PLCC-Gehäuse und benötigt fast keine externen Bauteile [6]. Jedoch schafft der TMS320C26 mit 40MHz nur ca. 11000 IDEAs pro Sekunde. Da aber mit zwei separaten Datenströmen von je 8000 Byte/s gearbeitet wird, kann mittels zweier DSPs einerseits der Datenstrom vom Benutzer zur Vermittlungsstelle verschlüsselt und mit dem anderen DSP der Datenstrom von der Vermittlungsstelle zum Benutzer entschlüsselt werden. Ein weiterer positiver Aspekt ist diesbezüglich die serielle Schnittstelle, über die dieser DSP verfügt. Sie läßt sich sehr gut mit den Datenströmen, die aus dem ISDN-Chip kommen, verschalten. Als Steuerprozessor kommt hier ein schnelles 51er-Derivat von Dallas zum Einsatz, das ein paar wesentliche Vorteile gegenüber dem normalen 80C51 hat. Die wichtigsten bei diesem Bauteil genutzten Vorteile sind, daß es die Befehle im Durchschnitt 2,5 mal schneller ausführt als ein normaler 51er Prozessor bei gleicher Taktfrequenz, die hier sogar über 33MHz liegen kann. Ein weiteres Vorteil ist, daß es über einen zweiten seriellen Port verfügt. Desweiteren hat der Dallas Prozessor zwei Datenpointer, die zur Adressierung der externen Datenspeicher genutzt werden können.

4 Grobkonzept

Hier werden die beiden wichtigsten Aspekte dieses Projekts vorerst grob umrissen. Dazu gehören die eingesetzten Verschlüsselungs-Algorithmen sowie die einzusetzende Hardware.

4.1 Verschlüsselungsalgorithmus für den Datenstrom

Da es sich beim B-Kanal um einen Bytestrom handelt, der auch fehlerhafte Bytes enthalten kann, müssen ein paar besondere Anforderungen an den Algorithmus gestellt werden. Zum einen muß es ein Stromchiffrierer sein, der einen kontinuierlichen Byte-Strom verarbeitet. Zum anderen muß er selbstsynchronisierend sein, da auf dem B-Kanal nur die Nutzdaten und keine zusätzlichen Steuersignale übertragen werden können. Außerdem kann es vorkommen, daß ein Byte ausfällt oder ein Byte zuviel erkannt wird.

Als Verschlüsselungsalgorithmus wird in dieser Arbeit der IDEA verwendet. Er läßt sich im Gegensatz zum DES, der für Hardware optimiert wurde, relativ einfach als Software realisieren. Mit seinem 128 Bit langen Schlüssel ist er sehr sicher. Es existieren $3,4 \cdot 10^{38}$ mögliche Schlüsselkombinationen. DES mit 56 bittigem Schlüssel hat „nur“ $7,2 \cdot 10^{16}$ Kombinationen. Selbst wenn man es schafft, zehn Milliarden Schlüssel pro Sekunde auszutesten, dafür werden etwa 100000 schnelle PCs benötigt, dauert es etwa $5,4 \cdot 10^{20}$ Jahre um den Schlüssel zu „knacken“! Beim DES wären es nur 41,7 Tage. Statt der PCs eignen sich FPGAs oder ASICs wesentlich besser zum Austesten von Verschlüsselungen. Gerüchteweise schaffen es gewisse Geheimdienste, einen DES-Schlüssel in 5 Minuten zu bestimmen, aber beim IDEA wäre es immer noch ein astronomischer Wert von $4,5 \cdot 10^{16}$ Jahren. Der IDEA wird auch in vielen anerkannten Verschlüsselungsprogrammen wie PGP eingesetzt. IDEA ist ein Blockchiffrierer, der noch mit einem geeigneten Rahmenalgorithmus zum Stromchiffrierer umfunktioniert werden muß. Eine gute Möglichkeit ist der „Cipher-Feedback Mode“ (Abbildung 8).




Abbildung 8: Cipher-Feedback Mode mit IDEA

Das wesentliche am Cipher-Feedback Mode ist, daß er die letzten acht verschlüsselten Bytes die übertragen werden, in einem Schieberegister sammelt. Damit hat er den 64Bit Eingangswert für die IDEA-Verschlüsselung. Da ja die verschlüsselten übertragenen Bytes auf beiden Seiten (Sender und Empfänger) in die Schieberegister gelangen, sind die Inhalte beider Schieberegister spätestens nach 8 Berechnungs-Zyklen ($8 \cdot 125\mu\text{s} = 1\text{ms}$) gleich und bleiben gleich, solange kein Übertragungsfehler auftritt. Somit ist der Ergebnis der IDEA-Verschlüsselung auf beiden Seiten gleich, wenn, voraussetzungsgemäß der Schlüssel (k) gleich ist. Von dem 64Bit IDEA-Verschlüsselungsergebnis wird ein Byte genommen, meist das MSB, und mit dem Byte aus dem Datenstrom verexklusivodert (Abbildung 8). Der einzige Nachteil dieses Cipher-Feedback-Algorithmus ist, daß die achtfache Menge an IDEA-Berechnungen durchgeführt werden muß, wie wenn der IDEA direkt eingesetzt würde.

Nun aber zum eigentlichen IDEA-Algorithmus (Abbildung 9). Der IDEA hat nur drei verschiedene Grundoperationen: XOR, Addition ohne Übertrag auf das 17. Bit und eine „IDEA-spezifische Multiplikation“. Zum XOR und der Addition gibt es nichts weiter zu sagen, aber zur IDEA-spezifischen Multiplikation. Diese Operation lautet „ $x = (a \cdot b) \bmod (2^{16} + 1)$ “. Der Ausdruck $(2^{16} + 1)$ mit dem Resultat 65537 ist eine Primzahl. Folgende Festlegung ist zu beachten: Ist einer der Faktoren (a oder b) gleich Null, dann wird er zu 2^{16} , und wenn das Ergebnis x der IDEA-spezifischen Multiplikation gleich 2^{16} ist, wird es auf Null gesetzt.




Abbildung 9: IDEA-Algorithmus

Es existiert ein eleganter Weg, die Modulo-division durch 65537 zu umgehen und damit viel Rechenzeit und Speicher einzusparen. Nach der Multiplikation erfolgt eine Subtraktion des Low-Word vom High-Word des Produkts, und ist dabei ein Übertrag entstanden, wird eine Eins auf das Ergebnis addiert. Zur Veranschaulichung dient eine C-Funktion, die genau diese Operation durchführt (Abbildung 10):

```

unsigned int idea_mul(unsigned int a, unsigned int b)
{
    unsigned long p;
    if( a==0 )
        return( 1-b );
    if( b==0 )
        return( 1-a );
    p=(unsigned long) a*b;
    b=(unsigned int)( p );
    a=(unsigned int)(p>>16);
    return( ( b-a ) + ( b<a ) );
}

```

Abbildung 10: IDEA-spezifische Multiplikation in C

Vor der Ausführung des IDEA-Algorithmus muß jedoch der Schlüssel expandiert werden. Dieser ist 128 Bit lang, aber der Algorithmus benötigt 52 mal den 16Bit Teilschlüssel ($k_{1,1} - k_{1,6} / k_{2,1} - k_{2,6} / \dots / k_{8,1} - k_{8,6} / k_{9,1} - k_{9,4}$). Der Ablauf gestaltet sich folgendermaßen:

Aus dem 128bitigem Schlüssel werden die ersten acht Teilschlüssel ($k_{1,1} - k_{2,2}$) entnommen, dann erfolgt eine Rotation des Schlüssels um 25 Bit nach links, es werden wiederum die nächsten acht Teilschlüssel ($k_{2,3} - k_{3,4}$) entnommen, und so weiter bis sämtliche 52 Teilschlüssel vorliegen. Zum Entschlüsseln werden die Teilschlüssel erstens in den acht Runden vertauscht und zweitens für die Teilschlüssel die inversen Elemente gesucht. Das bedeutet, für alle Teilschlüssel, die an der Addition beteiligt sind, ist es das 2er-Complement. Für die Teilschlüssel, die an der IDEA-Multiplikation beteiligt sind, wird das inverse Element mit dem „Erweitertem Euklidischen Algorithmus“ ausfindig gemacht. In der vorliegenden Anwendung ist die IDEA-Entschlüsselung nicht von Bedeutung, weil beim Cipher-Feedback Mode auf beiden Seiten nur die Verschlüsselung erforderlich ist.

Noch eine Anmerkung zum IDEA. Dieser Algorithmus ist urheberrechtlich geschützt. Der kommerzielle Einsatz ist nicht erlaubt ohne Entrichtung entsprechender Lizenzgebühren. Aber für private und schulische Zwecke ist er frei verfügbar. Demnach darf das Endprodukt nicht mit diesem Algorithmus verkauft werden, aber erlaubt ist die (kostenlose) Verteilung der Software als Freeware. So ist es auch bei PGP, es ist Freeware.

4.2 Blockschaltplan

In diesem Kapitel erfolgt die nähere Betrachtung der verwendeten Komponenten und deren Verschaltung im Verschlüsselungs-Telefon (Abbildung 11).




Abbildung 11: Blockschaltbild

Die Chipkarte enthält den Schlüssel für die Verschlüsselungsalgorithmen. Die Elektronik am Kartenleser wird so ausgelegt, daß sowohl eine Speicher- oder Prozessorkarten Verwendung finden kann. Die Karte wird mit einem Kartenleser am PC initialisiert und mit dem Schlüssel beschrieben. Wenn eine Prozessorkarte verwendet wird, kann sie durch eine PIN geschützt oder sogar Verschlüsselungsalgorithmen implementiert werden. Prozessorkarten sind aber wesentlich teurer als Speicherkarten, und sie sind kaum auf dem freien Markt verfügbar. Speicherkarten sind leichter zu beschaffen, wie z.B. die SLE4428, bieten aber kaum zusätzliche Funktionen und auch keine Sicherheit zum Schutz des Schlüssels gegen unbefugtes Auslesen.

Der Steuerprozessor in diesem Telefon ist ein 51er Derivat von Dallas, der einige deutliche Vorteile gegenüber dem normalen 80C51 hat. Der 80C320 verfügt über zwei serielle Ports. Der eine Port wird benötigt, um mit Prozessorchipkarten zu kommunizieren, und der andere zur Kontrolle der Ver- und Entschlüsselungs-DSPs. Die gesamte Software wird extern in einem 64kByte großem EPROM abgelegt. Dort liegen auch die Routinen für die DSPs, die der 80C320 beim Einschalten über einen seriellen Port zu den DSPs überträgt.

Da der Prozessor selbst nur über 256Byte RAM verfügt, wird noch 32kByte statisches RAM als externer Datenspeicher angeschlossen.

Zusätzlich bekommt das Gerät noch 8kByte NVRAM. Das ist RAM, welches seinen Inhalt auch im spannungslosen Zustand behält, da es eine eigene Lithium-Batterie über dem Chip hat. In diesem Speicher können z.B. Telefonnummernlisten und Geräteeinstellungen gespeichert werden. Der Einsatz von NVRAMs mit eingebauter Echtzeituhr ist ebenfalls möglich.

Als Ausgabeeinheit zum Benutzer wird ein Flüssigkristall-Display eingesetzt, das direkt am Prozessor-Bus betrieben wird. Ein solches Display kann alle Alpha-Nummerischen-Zeichen und sogar einige selbst definierte Zeichen darstellen. Zur Eingabe wird eine 16er oder 20er Tastatur eingesetzt, die über einen Tastaturcontroller mit dem Prozessor-Bus verbunden ist. Die Tastatur wird unter anderem über die zwölf bei einem Telefon üblichen Tasten (0 bis 9, * und #) verfügen. Zusätzlich kommen noch Tasten zur Menüsteuerung (Pfeiltasten, Löschen und Bestätigung) hinzu.

Das Wichtigste an einem ISDN-Telefon ist der ISDN-Controller-Baustein. Er hat die Aufgabe, den S₀-Bus zu verwalten, die unteren Schichten des D-Kanals zu bedienen, die B-Kanäle zu verschalten und die A/D-D/A Wandlung der Sprachsignale zu übernehmen.

Der hier benutzte AM79C30A ist der einzige mir bekannte Baustein, der diese Anforderungen in einem Chip unterbringt. Er ist zudem relativ einfach zu beschaffen. Wichtig für die Verschlüsselung ist noch, daß B-Kanäle über eine extra synchronserielle Schnittstelle geleitet werden können. Diese wird benötigt, um die Daten der B-Kanäle zu den DSPs, die sie ver- und entschlüsseln, zu übertragen. Zum S₀-Bus hin ist der Baustein über einen Übertrager verbunden, der die Signale galvanisch aus dem S₀-Bus entkoppelt, da auch zusätzlich die Versorgungsspannung

von 40V mit auf dem S₀-Bus liegt. Aus der 40V Versorgungsspannung auf dem S₀-Bus wird mit Hilfe eines Schaltwandlers +5V erzeugt. Im gesamten Gerät wird nur diese eine Versorgungsspannung von +5V benötigt. Da es vorkommen kann, daß das Gerät mehr Leistung benötigt als der ISDN S₀-Bus zur Verfügung stellen kann, besonders die DSPs haben einen hohen Stromverbrauch, muß es auch möglich sein, das Telefon mit einem externen Netzteil zu versorgen.

Ein Telefon kommt natürlich nicht ohne Mikrofon und Lautsprecher aus. Also muß noch eine Operationsverstärkerschaltung für die analoge Ein- und Ausgabe der akustischen Signale her. Der Audioteil des ISDN-Chips ist mit jeweils zwei Ein- und Ausgängen ausgestattet. Ein Ein- und Ausgangspaar wird für den Telefonhörer benutzt. Das andere Paar ist für Mikrofon und Lautsprecher im Telefongerät gedacht, der Freisprecheinrichtung. Zudem wird dem Lautsprecher im Gerät noch die Funktion der Klingel zugewiesen.

Die eigentliche Ver- und Entschlüsselung übernehmen die beiden DSPs von Texas Instruments. Sie werden mit 40MHz getaktet, das reicht aus, um je einen 8kByte/s großen Datenstrom mit dem IDEA-Algorithmus im Cipher-Block-Mode zu ver- oder entschlüsseln. Die DSPs haben keinen externen Datenspeicher und keinen direkten Programmspeicher, sondern verfügen über ein 1,5k•16Bit internes RAM. Das Programm für die DSPs wird nach dem Einschalten von der 51er-CPU über einen Bootloader in das RAM der DSPs geladen. Die DSPs befinden sich auf einer eigenen Platine, die auf die Hauptplatine aufgesteckt wird. Das geschieht aus zwei Gründen. Zum einen ist so der Algorithmus des Verschlüsselungsteils bei Bedarf leicht gegen einen anderen austauschbar. Und wären die DSPs mit auf die Hauptplatine gesetzt worden, hätte diese die Standard-Abmaße einer Eurokarte (160x100mm) weit überschritten.

5 Feinkonzept

Hier folgt nun eine detaillierte Beschreibung aller Hardwarekomponenten und eine genaue Beschreibung der Crypto-Software.

5.1 Die Chipkarte

Eine Chipkarte, ähnlich der Telefonkarte der Telekom, soll hier eingesetzt werden, um den geheimen Schlüssel zu speichern. In der ISO-7816 sind sämtliche Normen zum Thema Chipkarte enthalten [4]. Aber jeder Hersteller weicht für seine Anwendung von diesen Vorgaben ab.




Abbildung 12: Kontaktbelegung einer üblichen Chipkarte

Die Belegung der Kontakte auf Chipkarten (Abbildung 12) ist fast immer gleich, sogar die von Speicher- und Prozessorkarten. Die Kontakte für die Stromversorgung (VCC und GND) befinden sich immer an derselben Stelle. Sämtliche Karten arbeiten mit +5V, die hier über den Schutzwiderstand R60 (siehe Stromlaufplan ab Seite 61) geführt werden. Ein in der Entwicklungsphase vorgesehener Kontakt für die EEPROM-Programmierspannung kommt nicht zum Einsatz, da alle Chipkarten mit einer eigenen Ladungspumpe ausgestattet sind. Der bedeutendste Unterschied in der Beschaltung einer Speicher- oder Prozessorkarte betrifft den Takteingang (CLK). Bezüglich der Speicherkarte ist er der Schiebetakt für den seriellen Bitstrom am

Datenkontakt (DAT). Mit jeder fallenden Flanke am Takteingang wird das nächste Bit am Datenausgang ausgegeben. Für die Prozessorkarte ist der CLK-Kontakt der Eingang für den Prozessortakt, der meist 3,57MHz beträgt. Er wird benötigt, weil eine Prozessorkarte über keine eigene Takterzeugung verfügt; denn eine Chipkarte ist zu dünn für einen Quarz. Also muß die Hardware des Chipkartenschachts so ausgelegt sein, daß sie eine Frequenz von 3,57MHz am CLK-Kontakt zur Verfügung stellt oder den Pegel des CLK-Kontaktes direkt festlegen kann. Dafür ist IC10a/b/c zuständig; es erzeugt die Frequenz mit Hilfe eines Quarzes, und der Prozessor kann über zwei Portleitung den CLK-Pin high, low oder mit dieser Frequenz beschalten.

P1.5	P1.7	CC-Clk
0	0	1
0	1	0
1	0	1
1	1	3,57MHz

Abbildung 13: Clk-Pin der Chipkarte

Mittels des Reset-Kontaktes (RES) auf der Prozessorkarte wird er ein low-aktiver Hardwarereset ausgelöst. Auf der Speicherkarte hat dieser Eingang noch zusätzliche Aufgaben, die in Verbindung mit dem CLK-Eingang bestimmt werden. Aber für die Hardware des Chipkartenschachts, der an die Steckleiste X3 angeschlossen ist, reicht es, ihn mit einer Portleitung des Prozessors zu verbinden. Der gesamte bidirektionale Datenaustausch findet über den Open-Collector DAT-Kontakt statt, ähnlich dem RS232 Protokoll, jedoch mit 5Volt Pegel und nur einer Leitung für beide Richtungen. Es existieren keine zusätzlichen Steuerleitungen; die Übertragung enthält ein Startbit(0), 8 Datenbits, ggf. ein Paritätsbit und 2 Stopbits(1). Die Baudrate ergibt sich durch eine Teilung des Prozessortaktes am CLK-Eingang, die meist 372 beträgt. Damit ergeben sich bei 3,57MHz 9600 Baud. Deswegen wird ein serieller Port des Prozessors für die Kommunikation mit der Chipkarte verwendet. Da der Prozessor jeweils eine extra Leitung für beide Richtungen hat, werden sie einfach verbunden. Es existiert eine Unmenge genormter und ungenormter Protokolle für Prozessorchipkarten, so daß sie nicht weiter erwähnt werden, sondern nur das hier eingesetzte Protokoll, welches eine reduzierte Variante des ISO7816-T=1 ist (Abbildung 14).

Nach dem Reset sendet die Karte einen ATR-String, der Inhalt dieser Bytefolge gibt Auskunft über das verwendete Protokoll und ist in der ISO7816 Norm definiert. Für die Chipkarte handelt es sich nur um einen konstanten String, der gesendet wird.




Abbildung 14: Protokoll der Prozessorchipkarte

Danach wartet die Karte auf Daten vom Terminal. Ein Paket vom Terminal beginnt immer mit einem 6 Byte langen Header, der ausschließlich mit \$01 beginnt. Dieses Byte war vorgesehen, um mehrere Karten am Bus zu adressieren, aber hier gibt es nur eine einzige. Das zweite Byte ist das Class-Byte und wählt die Anwendung innerhalb der Karte aus. Da hier nur eine Anwendung existiert, nämlich die Bereitstellung des Schlüssels, gibt es auch nur ein Classbyte, welches willkürlich den Wert \$02 erhält. Dann folgt das Instruction-Byte mit dem Kommando an die Karte. Die Commandbytes sind ebenfalls in der ISO7816-4/-5 genormt, aber kaum jemand hält sich an die Regelung. P1 und P2 sind zusätzliche Parameter für das Kommando. Als letztes Byte im Header erscheint die Länge der Daten, die das Terminal mit diesem Kommando an die Karte schicken will. Mit dem Inhalt \$00 werden keine Daten zur Karte geschickt, und das Datenfeld ist leer. Zum Abschluß des Packets kommt ein Prüfbyte, das als Checksumme alle Bytes des Pakets verexklusivodert enthält. Hat die Karte nun ein solches Paket als gültig erkannt, so schickt es ein Antwortpaket, welches gleichfalls aus einem Header, ggf. Daten und einem Prüfbyte besteht. Das Class-Byte, Instruction-Byte und die beiden Parameterbytes sind identisch mit denen des Headers vom Terminal. Zusätzlich enthält aber dieser Header noch zwei Statuswortbytes, die Fehlercodes oder ähnliches enthalten, vergleichbar dem Return-Wert bei C-Funktionen. Jetzt macht das Len-Byte eine Aussage über die Anzahl der Datenbytes, die die Karte ans Terminal zu schicken beabsichtigt. Abgeschlossen wird das Paket wieder mit dem Prüfbyte.

Die einfache Version der hier verwendeten Karte wird nur drei Kommandos kennen: Status anzeigen (\$F2), PIN vergleichen (\$20) und Schlüssel ausgeben (\$C0). Da es

schwer ist, als Privatkunde auf dem freien Markt Prozessorchipkarten zu kaufen, fertigt man sich einfach eine 0,7mm dünne Leiterplatte in Form einer Chipkarte (85 x 54mm) und lötet einen SMD-Einchip-Microcontroller auf. Hier wird ein PIC16C84 von der Firma Microchip verwendet, da er über EEPROM Speicher verfügt. Möglicherweise wird jedoch die Verfügbarkeit von Prozessorchipkarten in Zukunft etwas einfacher. Es folgt nun ein Beispiel für einen Protokollablauf (Abbildung 15).

```

ATR      : 3B 80 00                ; Answer to Reset

T>C      : 01 02 F2 00 00 00      ; Terminal fordert Status an
           F1

C>T      : 01 02 90 00 A4 00 00 03 ; Karte gibt 3 Byte Status
           01 00 03
           36

T>C      : 01 02 20 00 01 02      ; Terminal gibt Karte PIN Nummer
           12 34
           06

C>T      : 01 02 90 00 20 00 01 00 ; Karte bestätigt PIN
           B2

T>C      : 01 02 C0 00 01 00      ; Terminal fordert Schlüssel an
           C2

C>T      : 01 02 90 00 C0 00 01 10 ; Karte gibt 16 Byte Schlüssel aus
           .. .. .. .. ..
           ..

```

Abbildung 15: Kartenprotokoll Beispiel

Im Rahmen der vorliegenden Diplomarbeit, hinsichtlich der zur Verfügung stehenden Zeit, ist die Anzahl der Funktionen begrenzt. Ein erweiterter Funktionsumfang würde zudem folgende Optionen ermöglichen: PIN ändern, mehrere Schlüssel verwalten, RSA-Algorithmen.

5.2 Der Steuerprozessor mit Speicher

Der 51er-Prozessor hat einen 8Bit Datenbus und 16Bit Adreßbus. Aus fertigungstechnischen Gründen (nur 40 Pins im Gehäuse!) werden die acht Datenbits mit den unteren acht Bits des Adreßbusses gemultiplext [3]. IC2 (74ACT573) speichert bei fallender Flanke von ALE das Low-Byte der Adresse zwischen. Der 51er-Prozessor kennt drei Arten von Speicher. Das interne RAM ist 256 Bytes groß und enthält zudem 128 Special-Function-Register (SFRs). In diesem Bereich wird zudem der Stack gehalten. Der Programmspeicher des 51er

Prozessors kann nur gelesen werden. In ihm stehen nur die Opcodes mit ihren Parametern und konstante Daten. Mit Hilfe des /EA-Pins wird festgelegt, ob interner oder externer Programmspeicher angesprochen werden soll. Da aber der verwendete DS80C320 (IC1) über keinen internen Programm-Speicher verfügt, wird Pin /EA fest auf Masse gelegt. Die /PSEN-Leitung des Prozessors steuert das Auslesen des externen Programmspeichers, einem EPROM IC3 (27C512), welches zuvor mit einem EPROM-Brenner mit den Daten beschrieben wird. In diesem Speicher befindet sich auch das Programm für die beiden DSPs und wird nach jedem Einschalten an sie gesendet. Der externe Datenspeicherbereich (Abbildung 16) kann vom Prozessor gelesen und beschrieben werden, ist wie der Programmspeicherbereich 64kByte groß und wird mit den /RD und /WR Leitungen angesprochen. Mittels IC8a (74HCT139) und IC9a (74HCT00) wird der Datenspeicherbereich in eine 32kByte und vier 8kByte Sektionen geteilt. Der 32kByte-Bereich ist bestimmt für IC3 (62C256), einem statischen RAM. Das Chipselect für dieses RAM ist ausschließlich die Adreßleitung A15; sie ist für die Adressen \$0000 bis \$7FFF low, und der eigentliche Lese- oder Schreibzugriff erfolgt dann mit den Steuerleitungen /RD oder /WR. Wenn A15 high ist, wird IC8a (74HCT139) freigegeben, das den Adreßbereich von \$8000 bis \$FFFF vierteilt. Die ersten 8kByte ab \$8000 sind für einen besonderen RAM-Baustein (IC5) vorgesehen. Er ist durch eine Batterie gebuffert und enthält in den letzten 8Byte eine Echtzeituhr (RTC). Diese Echtzeiteinrichtung ist nicht nur als Uhr für den Benutzer gedacht, sondern es können zudem Timestamps für die Verschlüsselung erzeugt werden (z.B. jeden Tag einen anderen abgeleiteten Schlüssel). Die übrigen drei 8kByte Bereiche im Datensektor sind für die Peripherie vorgesehen, wie LC-Display, Tastatur und ISDN-Controller.




Abbildung 16: Speicherraum des Steuerprozessors (DS80C320)

5.3 Der Steuerprozessor mit Peripherie

Am Systembus des Steuerprozessors befinden sich die drei zuvor erwähnten Peripherieeinheiten. LCD-Module gibt es in vielen verschiedenen Ausführungen: mit oder ohne Hintergrundbeleuchtung, unterschiedliche Spalten- und Zeilenzahlen, verschiedene Zeichengrößen. Aber die Hardwareanbindung und Softwareschnittstellen sind fast immer gleich, bedingt durch einen Quasi-Standard seitens der unterschiedlichen Hersteller, die aus dem Angebot der verfügbaren Controller wählen müssen. An der 14poligen Steckleiste (X1) befinden sich acht Datenleitungen, eine Adreßleitung, eine Schreib/Leseleitung, ein Enable und drei Leitungen für Versorgungsspannung und Kontrast. Alle Steuer-, Adreß- und Datenleitungen können direkt mit dem Systembus verbunden werden, mit

Außnahme der Enableleitung. Diese darf nur in den High-Zustand gehen, wenn /RD oder /WR low sind und die Adresse \$A000-\$BFFF anliegt. Es werden vom Display zwar nur zwei Bytes benötigt, aber es sind für jeden Peripheriebaustein 8kByte vorgesehen. Der Aufwand wäre im Sinne der Aufgabenstellung, einfach und preisgünstig, zu hoch, um die Adressen für alle Peripheriebausteine aufs Byte genau auszudecodieren, denn dann wäre eine Vielzahl von weiteren TTL-Bausteinen oder ein programmierter Logikbaustein erforderlich. Der eingebaute Controller des LC-Displays hat zwei Register. In das erste Register, das Datenregister, wird der ASCII-Code des darzustellenden Zeichens geschrieben. Das zweite Register, das Controllregister, dient zur Steuerung der Displayfunktionen, wie Anzeige löschen, Cursorposition setzen, eigenen Zeichensatz definieren u.s.w.

Als weiteres Peripheriegerät für den Anschluß an den Systembus ist eine Tastatur mit 16 oder 20 Tasten vorgesehen. Der Tastaturcontroller ist auf der Hauptplatine untergebracht und wird über den Steckverbinder X2 mit der Tastatur-Tastenmatrix verbunden. Der hier eingesetzte Tastaturcontroller 74C922/3 von National Semiconductors übernimmt alle für den Betrieb einer kleinen Tastaturmatrix nötigen Aufgaben. Dazu gehören die Beschaltung der Spaltenleitungen und die Auswertung der Zeilenleitungen. Darüberhinaus übernimmt er auch die Entprellung der Tasten. Ist eine Taste betätigt worden, löst er einen Interrupt aus, und der Prozessor kann sich den Scancode der zuletzt gedrückten Taste aus dem Register des Tastaturcontrollers holen.

5.4 Die ISDN-Hardware

Das letzte und wichtigste Peripheriegerät betrifft der ISDN-Hardware (Abbildung 17). Alle für den ISDN-Bus und das Audio-Interface nötigen Funktionen übernimmt das IC6 (Am79C30A), welches sich der CPU mit nur 8 Registern zeigt. Es existieren insgesamt über sechzig Register in diesem Chip, die jedoch indirekt angesprochen werden. Die direkt adressierbaren Register sind fast alle für die FIFO-Buffer der B-Kanäle und des D-Kanals vorgesehen. Es ist ein Command- und Datenregister für die indirekt adressierten Register vorhanden. Das Interrupt- und D-Kanal-Statusregister sind ebenfalls direkt adressierbar. Alle weiteren Register des Chips werden über das Command- und Datenregister angesprochen. Durch das Schreiben

der Registernummer in das Commandregister wird mit dem Datenregisterzugriff der Zugang zum entsprechenden Registerinhalt ermöglicht.




Abbildung 17: ISDN-Hardware

Der S₀-Bus wird über ein Übertragerpaar (TR1) an den ISDN-Chip angeschlossen. Die Dioden (D31-D38) schützen ausschließlich vor Überspannung. Da der S₀-Bus zusätzlich eine Spannung von 40V führt, wird diese für den Betrieb des Geräts verwendet. Die 40V werden an den Mittelanzapfungen des ISDN-Übertragerpaars auf der S₀-Busseite abgegriffen. Am Jumperfeld JP1 kann festgelegt werden, ob und mit welcher Polarität die Spannung genutzt wird. Die Polarität spielt eine Rolle hinsichtlich der Notstromberechtigung des Geräts. Der eingesetzte Step-Down-Wandler (IC13) kann Spannungen im Bereich von 8V bis 57V in 5V (1A max.) umsetzen. Über die Diode D10 kann der Spannungsanschluß vom S₀-Bus erfolgen, und an Diode D11 kann wahlweise auch ein externes Netzteil angeschlossen werden. Besondere Aufmerksamkeit wird der Induktivität L10 gewidmet. Diese Spule muß erstens ihre Induktivität (1mH) auch bei 52kHz halten, und zweitens ist die Auslegung des Spulendrahtes für mindestens 2A unumgänglich.

Da der ISDN-Chip die Audiofunktionen übernimmt, hat er analoge Ein- und Ausgänge für je zwei Mikrofone und Lautsprecher. Also gibt es auch je zwei Mikrofon- und Lautsprecherverstärker.

Die Analogeingänge des ISDN-Chips erwarten eine Eingangsspannung von $\sim 0,625V_{\text{rms}}$ bei 0dB. Die Mikrofonverstärker (IC11a/b) sind OPVs in invertierendem Betrieb und liefern eine ein- bis fufzig Verstärkung, die mit dem Poti P3/P4 einstellbar ist. Ebenso können auch andere Audioquellen (z.B. Kassettenrecorder) an das Telefon angeschlossen werden. Die Mikrofone werden mit dem Steckverbinder X6 verbunden. Zum Audioeingang gehört auch die RC-Kombination R30 und C30, die für den A/D-Wandler im ISDN-Chip gebraucht wird. Der ISDN-Chip liefert auch eine Referenzspannung an Pin 43, die ca. +2,5V beträgt und als Null-Spannung für die OPVs genutzt wird.

Die Audioausgänge des ISDN-Chips sind als Differenzialausgänge ausgelegt und liefern $\sim 1,25V_{\text{rms}}$ bei 0dB. Diese Ausgänge sollten auch im Differenzsignalbetrieb genutzt werden, um Störungen zu unterdrücken. Daher werden die OPVs (IC11c/d) auch als Differenzverstärker eingesetzt. Weiterhin existiert noch eine Lautsprecherendstufe (IC12), die niederohmige Lasten ($4\Omega/8\Omega$) vertragen kann und eine Leistung von einem Watt für die Lautsprecher liefert. Die Lautstärke läßt sich am Poti P1/P2 einstellen. Angeschlossen werden die Lautsprecher am Steckverbinder X5.

Der Steckverbinder X7 steht zur Verfügung für den Anschluß eines Tasters oder Schalters, der dem Telefon anzeigt, ob der Hörer grade aufgelegt oder abgehoben ist. Eine Flanke auf dieser Leitung kann einen Interrupt auslösen.

Für die Verschlüsselung der Daten ist der serielle Peripherie-Port des ISDN-Chips wichtig, denn er kann drei B-Kanäle synchron seriell übertragen, die mit dem Multiplexer im ISDN-Chip auswählbar sind. In der vorliegenden Arbeit werden jedoch nur zwei B-Kanäle benötigt, einer zum S_0 -Bus hin und ein weiterer in Richtung A/D-D/A-Wandler. Dieser serielle Port des ISDN-Chips wird über den Steckverbinder X12 mit der DSP-Platine verbunden.




Abbildung 18: Anbindung der DSPs an den ISDN-Chip

Auf die Steckleisten X11 und X12 wird die DSP Platine aufgesetzt. Über X11 sind die DSPs mit der CPU (IC1) verbunden. Diese Verbindung dient zum Laden des Programms und zur Kontrolle der DSPs durch die CPU. Über X12 sind die seriellen Schnittstellen der DSPs direkt mit dem ISDN-Chip verbunden; ein Datenfluß des B-Kanals vom ISDN-Chip zu den DSPs und zurück ist möglich (Abbildung 18). Jedoch nur durch die Unterstützung des Multiplexers im ISDN-Chip: Zuerst wird einer der beiden B-Kanäle vom S₀-Bus-Interface ausgewählt, eben der B-Kanal, der einem von der Vermittlungsstelle über den D-Kanal zugeteilt wurde. Falls das Gespräch nicht verschlüsselt ist, wird dieser Kanal direkt zum Audioteil durchgeschaltet. Aber im Fall eines verschlüsselten Gespräches wird nun der B-Kanal vom S₀-Bus-Interface zum Bd-Kanal der seriellen Peripherieschnittstelle und der Be-Kanal der seriellen Peripherieschnittstelle zum Audioteil durchgeschaltet. Auf dieser seriellen Peripherieschnittstelle werden hintereinander drei B-Kanäle übermittelt. Der dritte B-Kanal Bf wird hier nicht benutzt. Diese Schnittstelle (Abbildung 19) hat fünf Leitungen, die am Steckverbinder X12 anliegen.




Abbildung 19: Signale zwischen ISDN-IC und DSPs

Es gibt zwei Frame-Impulse, eine Clockleitung und je eine Datenleitung für jede Richtung. Bis auf SB-In kommen alle anderen Signale vom ISDN-Chip. Normalerweise wechseln die Daten bei der steigenden Flanke der Clockleitung, eine Umprogrammierung auf die fallende Flanke im ISDN-Chip ist jedoch vorgesehen. Diese Möglichkeit wird in der vorliegenden Arbeit genutzt, um eine Kompatibilität zur Schnittstelle der DSPs zu schaffen. Die DSPs verfügen über je zwei Frame-Impulseingänge, einer zum Empfangen und einer zum Senden. Der besondere Trick an der Verschaltung der DSPs mit ISDN-Chip ist nun, daß die beiden Frame-Impulseleitungen des ISDN-Chips direkt an die beiden Frame-Eingänge des DSPs gehen, aber beim zweiten DSP vertauscht sind. Damit empfängt der Verschlüsselungs-DSP Daten vom Be-Kanal und sendet auf dem Bd-Kanal. Und der Entschlüsselungs-DSP empfängt vom Bd-Kanal und sendet auf dem Be-Kanal. Für die DSPs werden nur noch die Framesignale mit Hilfe eines 74HCT86 invertiert.

5.5 Die Ver- und Entschlüsselungs-DSPs

Die Software für die DSPs hat ausschließlich die Aufgabe, das eintreffende Byte mit dem IDEA-Algorithmus im Cipher-Feedback-Mode zu ver- oder entschlüsseln und es wieder auszugeben. Dabei unterscheiden sich die Programme für das Verschlüsseln und das Entschlüsseln nur geringfügig voneinander. Der einzige Unterschied betrifft die Quelle des ankommenden Bytes, welches in das Schieberegister geschoben

wird. Da die beiden Schieberegister auf beiden Seiten mit denselben Daten gefüllt werden sollen, wird immer das übertragene verschlüsselte Byte genommen. Beim Verschlüsseln ist es das Byte nach der Verexklusivierung bzw. beim Entschlüsseln das Byte vor der Verexklusivierung. Ansonsten sind beide Programme identisch (Abbildung 20).




Abbildung 20: Die Interrupt-Routinen der DSPs

Das vollständige Programm wird in einer Interrupt-Service-Routine laufen, ohne jegliche Beteiligung des Hauptprogrammes.

Da der IDEA-Algorithmus 8,5 Runden (die halbe Runde bezieht sich auf die Operation mit dem Teilschlüssel $k_{9.x}$) hat, wird er nicht einfach linear geschrieben. Es bietet sich an, eine Zählschleife von 8 Durchgängen zu programmieren und die letzte halbe Abschlußrunde isoliert zu schreiben. Der Zeitverlust durch die Programmierung der Schleife ist unkritisch und in Hinsicht auf den eingesparten Programmspeicher lohnenswert.

Bezüglich des Programmcodes ist von den drei Grundoperationen des IDEA wieder nur die IDEA-spezifische Multiplikation interessant. Eine einfache Addition und XOR-Operation braucht nicht weiter erläutert zu werden, da sie nur jeweils aus

einem Assemblerbefehl bestehen. Die IDEA-spezifische Multiplikation (Abbildung 21) wird analog zum C-Code (Abbildung 10) programmiert. Das vollständige DSP-Listing ist ab Seite 55 abgedruckt.

```

idea_mul:
    LAC    *                ; Lade Teilschlüssel
    BZ    idea_10          ; Ist Er = 0 ? , dann spring zu idea_10
    LAC    data            ; Lade Eingangsdaten
    BZ    idea_11          ; Ist Er = 0 ? , dann spring zu idea_11
    LT    data            ; Lade Eingangsdaten ins TM-Register
    MPYU  **              ; Multipliziere Teilschlüssel mit TM,
                        ; und erhöhe den Schlüsselzeiger
    PAC                    ; Lade Product in Accu
    SPH   temp            ; Speichere High-Word des Produkts in temp
    SUBH  temp            ; Subtrahiere High-Teil des Accus mit temp,
                        ; also High-teil des Accus löschen
    SUB   temp            ; Subtrahiere temp vom Accu,
                        ; also High-Teil vom Low-teil des Products
    BNC   idea_12         ; Ist Carry = 0 ?, dann spring zu idea_12
    B     idea_13         ; Springe zu idea_13
idea_10:  LAC    data      ; Lade Eingangsdaten
    B     idea_14, **    ; Spring zu idea_14,
                        ; und erhöhe den Schlüsselzeiger
idea_11:  LAC    **      ; Lade Teilschlüssel,
                        ; und erhöhe den Schlüsselzeiger
idea_14:  NEG                    ; Negiere Accu
idea_12:  ADDK  001h          ; Addiere 1 auf Accu
idea_13:  SACL  data         ; Schreibe Daten zurück

```

Abbildung 21: IDEA-Multiplikation in DSP-Assembler

Zum IDEA gehört auch das Zerlegen des Schlüssels in die 52 Teilschlüssel. Diese Aufgabe kann sowohl der DSP als auch die CPU übernehmen, da sie nur einmal am Anfang bei der Initialisierung des Schlüssels durchgeführt wird. In der vorliegenden Arbeit wird der DSP diese Aufgabe mitübernehmen, weil der DSP effektiver mit 16Bit-Werten umgehen kann. Desweiteren ist in „kryptographischer Hinsicht“ darauf zu achten, daß das Schieberegister für den Cipher-Feedback-Mode im Verschlüsselungs-DSP immer mit anderen beliebigen Werten initialisiert wird. Wenn es immer mit denselben Werten (z.B. \$00) initialisiert würde, gäbe es für einen Angreifer unter Umständen Angriffsmöglichkeiten. Die Initialisierungsaufgabe kann auch gleich von der CPU beim Programmladen in die DSPs mitübernommen werden. Es können die Zufallszahlen des ISDN-Chips genutzt werden oder beispielsweise ein angelegter Zähler im batteriegepuffertem RAM zum Einsatz kommen.

Zur Programmladung der DSPs soll folgendes erwähnt werden. Da die DSPs über kein eigenes (E)PROM verfügen, muß das Programm nach dem Einschalten der Versorgungsspannung in das interne RAM der DSPs geladen werden. Dafür werden vom DSP drei Leitungen benötigt: /Reset, XF und BIO. Der /Reset ist der lowaktive Hardwarereset des DSP, und nach der steigenden Flanke ist der DSP bereit, Daten entgegenzunehmen. XF ist der Statusausgang des DSP und zeigt an, ob die Daten korrekt empfangen worden sind. Für den seriellen Dateneingang ist BIO zuständig. Ähnlich der RS232-Schnittstelle gibt es hier auch hier, wie schon bei der Chipkarte, ein Startbit (0), acht Datenbits und ein oder mehr Stopbits (1). Die Baudrate wird vom DSP anhand des „Baud Detect Word“ automatisch erkannt. Nach dem Resetvorgang des DSP schickt der Steuerprozessor eine bestimmte Bytefolge, wie Abbildung 22 sie zeigt.




Abbildung 22: Bootloader Protokoll für die DSPs

Das „Baud Detect Word“ dient dem DSP zur Ausmessung der Baudrate. Gesendet wird hier einfach \$FF. Das „Status Word“ enthält nur den High-Teil der Transferlänge und einige Konstanten. Gesendet wird in der vorliegenden Arbeit „00001xxx“. Das „Interrupt Word“ enthält in den obersten zwei Bits die Speicherkonfiguration des DSP und in den unteren sechs Bits die Interruptfreigaben. In dieser Anwendung wird \$40 geschickt, da die Interruptfreigabe dann durch das Programm selbst erfolgt. Das „Length“ Byte enthält den Low-Teil der Transferlänge. Dann folgt der eigentliche Datentransfer. Da der DSP ein 16Bit Prozessor ist, müssen immer zwei Bytes pro Speicherplatz übertragen werden. Es wird die Anzahl der 16Bit Worte übertragen, die in der Transferlänge angegeben wurde. Abschließend werden noch zwei Byte

Checksumme übertragen, die 16Bit Summe aller Programmdateien. In der Checksumme gehen die Kontrollwörter nicht mit ein. Ist nach dem Übertragen der Checksumme der XF-Pin des DSPs immer noch high, ist alles in Ordnung. Geht er auf low, ist dieses ein Indiz für einen Fehler in der Übertragung. In dem Fall sollte der DSP in den Resetzustand gebracht und der Programmtransfer erneut probiert werden. Bei der nächsten fallenden Flanke am BIO-Pin, erzeugt durch das Senden von \$FF, wird das transferierte Programm gestartet. Die Leitungen XF und BIO unterliegen dann der Programmkontrolle und sind somit für den Programmierer frei verfügbar. In dieser Arbeit wird das nicht genutzt.

6 Zusammenfassung

Abschließend erfolgt eine kurze Zusammenfassung der Arbeit mit einer eigenen Bewertung. Desweiteren werden einige Punkte aufgezeigt, wo und wie dieses Gerät verbessert und erweitert werden kann.

6.1 Bewertung

Die in der Aufgabenstellung genannten Punkte werden in der vorgelegten Arbeit erfüllt. Der Datenstrom läßt sich in der vorgesehenen Zeit von 125 μ s verschlüsseln. Bei einem Verlust der Synchronisation wird nach 1ms die Synchronisation wieder hergestellt. Durch die Wahl eines 128bit Schlüssels ist eine zufällige Erkennung weitgehend ausgeschlossen.

Zum größten Problem in dieser Diplomarbeit wurde im Grunde genommen genau das, was ursprünglich nicht Teil der Arbeit war: der ISDN D-Kanal. Seine Implementation war für eine getrennte, parallel verlaufende Diplomarbeit vorgesehen. Aber aus gesundheitlichen Gründen war der Kommilitone gezwungen, seine begonnene Diplomarbeit abzubrechen, und damit gab es für das Verschlüsselungstelefon auch kein D-Kanal-Protokoll. Und ein ISDN-Telefon ohne D-Kanal-Protokoll kann keine Verbindung zur Vermittlungsstelle und damit auch nicht zu einem anderen Telefon aufbauen. Wenn also der Verschlüsselungspartner fehlt, wird auch die Verschlüsselung als solche überflüssig. Daher mußte noch das ISDN D-Kanal Protokoll notdürftig in den Steuerprozessor implementiert werden. Diese zusätzliche Arbeit hat viel von den zeitlichen Ressourcen der Diplombearbeitungszeit verbraucht, so daß nicht mehr die letzten noch erforderlichen Arbeiten an diesem Gerät durchgeführt werden konnten. Das hier programmierte D-Kanal Protokoll arbeitet nur provisorisch und sollte nicht ohne weitere Verbesserungen eingesetzt werden.

Probleme gab es auch mit dem Rauschen der analogen OP-Verstärkerschaltung, das vom Digitalteil der Schaltung verursacht wurde. Das Rauschverhalten müßte noch verbessert werden, aber die Bearbeitungszeit reichte nicht dafür aus.

Alles rund um die Kryptographie und den DSPs funktioniert hinreichend gut und macht keinerlei Probleme. Auch die gesamte digitale Hardware des ISDN-Telefons lief auf Anhieb.

6.2 Ausblicke

Man kann dieses Verschlüsselungstelefon in vielerlei Hinsicht verbessern und ausbauen. Aber zu den wichtigsten Erweiterungen gehört ein Public-Key-Algorithmus, wie RSA und Diffie-Hellman-Schlüsselaustausch. Beide Crypto-Zusätze rechnen „ $c = m^k \text{ MOD } n$ “ mit sehr großen Zahlen (1024Bit oder mehr). Diese Berechnung sollte aufgrund ihres sehr schnellen Multiplikationsvermögens in den DSPs durchgeführt werden. Noch besser wäre es, wenn die Chipkarte die RSA-Berechnungen durchführen würde, da der Secret-Key in ihr einen guten Schutz fände. Aber solche freiprogrammierbaren RSA-Chipkarten stehen den privaten Anwendern noch nicht zur Verfügung. Soll ein RSA-Algorithmus implementiert werden, muß zusätzlich ein Protokoll zwischen den beiden Crypto-Telefonen laufen, das den verschlüsselten Sitzungsschlüssel und die Benutzerdaten überträgt.

7Anhang

7.1Abbildungsverzeichnis

- Abbildung 1: ISDN-Basisanschluß
- Abbildung 2: ISDN Western-Stecker
- Abbildung 3: Signale auf dem ISDN S0-Bus
- Abbildung 4: D-Kanal Schichtenmodell
- Abbildung 5: Hybrid-Algorithmus mit RSA und IDEA (PGP)
- Abbildung 6: Ablauf des Diffie Hellman Schlüsselaustauschs
- Abbildung 7: Oneway-Algorithmus zur Authentifizierung
- Abbildung 8: Cipher-Feedback Mode mit IDEA
- Abbildung 9: IDEA-Algorithmus
- Abbildung 10: IDEA-spezifische Multiplikation in C
- Abbildung 11: Blockschaltbild
- Abbildung 12: Kontaktbelegung einer üblichen Chipkarte
- Abbildung 13: Clk-Pin der Chipkarte
- Abbildung 14: Protokoll der Prozessorchipkarte
- Abbildung 15: Kartenprotokoll Beispiel
- Abbildung 16: Speicherraum des Steuerprozessors (DS80C320)
- Abbildung 17: ISDN-Hardware
- Abbildung 18: Anbindung der DSPs an den ISDN-Chip
- Abbildung 19: Signale zwischen ISDN-IC und DSPs
- Abbildung 20: Die Interrupt-Routinen der DSPs
- Abbildung 21: IDEA-Multiplikation in DSP-Assembler
- Abbildung 22: Bootloader Protokoll für die DSPs

7.2Index

A

Asymmetrische Verschlüsselungsalgorithmen.....	13
Audioeingang.....	34
Audiofunktionen.....	34
Authentifizierung.....	16; 43

B

Bitstuffing.....	11
Blockchiffrierer.....	1; 13; 19
Bytefolge.....	28; 39; 46
Bytesynchronisation.....	11; 12

C

Chipkarte.....	1; 4; 23; 26; 27; 28; 29; 39; 42; 43; 46; 47; 48
Cipher-Feedback Mode.....	19
Clockleitung.....	36
Crypto-Phone.....	7

D

Datenbits.....	27; 29; 39
Datenleitung.....	36; 47
Differenzverstärker.....	34
DSM ISDN.....	6
DSP Platine.....	35

E

Entschlüsseln.....	12; 13; 22; 36
Entschlüsselungs-DSP.....	36

F

Frame-Impulse.....	36
--------------------	----

H

Hardwarereset.....	27; 39
--------------------	--------

I

IDEA-Algorithmus.....	17
IDEA-Multiplikation.....	22
IDEA-spezifischen Multiplikation.....	20
Interrupt-Service.....	37
ISDN-Basisanschluß.....	7

K

Kartenleser.....	23
Kompression.....	12

L

Lauschangriff.....	4
Lautsprecherverstärker.....	34
LCD-Module.....	31

M

Mikrofonverstärker.....	34
Modem.....	7
Modulodivision.....	21

N

Notstromberechtigung.....	33
Nutzdaten.....	4; 10; 12; 19
Nutzinformationen.....	11

O

Oneway-Algorithmen.....	16
-------------------------	----

P

Passwortverwaltung.....	16
PGP.....	14; 19; 22; 43; 53
PIN.....	23; 29; 46
Primzahl.....	15; 20
Prozessorchipkarten.....	24; 27; 29
Public-Key-Algorithmus.....	42
Puls-Wahl-Modus.....	7

R

Rahmenabbruch.....	11
RSA.....	1; 13; 14; 15; 29; 42; 43; 46
RSA-Algorithmus.....	42

S

S ₀ -Bus.....	9
Schichtenmodell.....	10; 43
Schlüsselaustausch.....	1; 13; 15; 42
Schlüsselkombinationen.....	19
Signalisierungskanal.....	10
Sprachverschlüsselungssysteme.....	4
Startbit.....	27; 39
Steuerprozessor.....	1; 5; 18; 29; 31; 39; 41
Stichleitungen.....	8
Stopbits.....	27; 39
Stromchiffrierer.....	1; 13; 19
Symmetrische Verschlüsselungsalgorithmen.....	13

T

Takterzeugung.....	27
Taktfrequenz.....	18

Ü

Übertragerpaar.....	33
Übertragungsfehler.....	20

V

Verschlüsseln.....	10; 36
Verschlüsselungsalgorithmus.....	1; 19; 46
Verschlüsselungs-DSP.....	36

Z

Zufallszahlen.....	38
--------------------	----

7.3 Glossar

ASIC	Application Specific Integrated Circuits Anwenderspezifischer Logikbaustein
ATR	Answer to Reset Bytefolge von einer Chipkarte nach dem Reset
DES	Data Encryption Standard Symmetrischer Verschlüsselungsalgorithmus
DIL	Dual in Line Chipgehäusebauform
DSP	Digitaler Signal Prozessor Spezialisierter Prozessor
DTMF	Dual Tone Modulation Frequency Zwei-Frequenz-Töne zum Wählen
FPGA	Field Programmable Gate Array Programmierbarer Logikbaustein
IDEA	International Data Encryption Algorithm Symmetrischer Verschlüsselungsalgorithmus
ISDN	Integrated Services Digital Network Bezeichnung für das digitale Telefonnetz
LSB	Last Significant Byte Niederwertigstes Byte/Bit
MOD	Modulo-Division der Rest einer Division
MSB	Most Significant Byte Höchstwertiges Byte/Bit
MUX	Multiplexer Baustein zum Umschalten von Signalen
NTBA / NT	Network Termination Gerät von der Telekom für ISDN-Basisanschluß
oc	Open Collector Ausgangstreiber schaltet nur gegen Masse
PIN	Personal Identification Number Persönliche Geheimzahl
PLCC	Plastic Lead Chip Carrier Chipgehäusebauform
RSA	Rivest, Shamir und Adleman Public-Key Verschlüsselungsalgorithmus

TE Termianl Equipent
Endgerät

7.4 Liste der Signalnamen

GND	Masse
VCC	+5V Versorgungsspannung
RESET	Zurücksetzen der CPU und des ISDN-Chips
AD7 - AD0	Gemultiplexer Daten- Adreßbus von der CPU
ALE	Zeigt gültige Adresse an
A15 - A8	Adreßbus(Highteil) von der CPU
A7 - A0	Adreßbus(Lowteil) von der CPU, vom IC2 zwischengespeichert
/PSEN	Lesezugriff auf Programmspeicher (oc)
/RD	Lesezugriff von der CPU auf Datenspeicher und Peripherie (oc)
/WR	Schreibzugriff von der CPU auf Datenspeicher und Peripherie (oc)
/CS_NVRAM	Chipselect für Batterie gepuffertes RAM bei \$8000-\$9FFF
/CS_DISP	Chipselect für LC-Display bei \$A000-\$BFFF
/CS_KEYB	Chipselect für Tastaturcontroller bei \$C000-\$DFFF
/CS_ISDN	Chipselect für ISDN-Controller bei \$E000-\$FFFF
IRQ_ISDN	Interruptanforderung vom ISDN-Controller low-aktiv
IRQ_KEYB	Interruptanforderung vom Tastaturcontroller high-aktiv
DSP_D_I	Serielle Daten zu den DSPs (oc)
DSP_D_O	Serielle Daten von den DSPs (oc)
DSP_RES	Rücksetzen der DSPs (oc)
DSP_MUX	Auswahlleitung für die beiden DSPs (oc)
CC_RES	Rücksetzleitung für Chipkarte (oc)
CC_CLK	Takt für Speicherchipkarte (oc)
CC_Mode	Taktfreigabe für Prozessorchipkarte (oc)
CC_DAT	Datenleitung für Chipkarte (oc)
CC_SW	Schaltkontakt des Chipkartenschachts

7.5 Pinbelegung der Steckverbinder

Pin 1 hat im Layout immer ein quadratisches Lötauge. Die anderen sind rund.

X1: LC-Display

1	: GND
2	: Vcc +5V
3	: Kontrastspannung +0..2,5V
4	: Adreßleitung 0
5	: /Write
6	: Enable
7	: Datenleitung 0
8	: Datenleitung 1
9	: Datenleitung 2
10	: Datenleitung 3
11	: Datenleitung 4
12	: Datenleitung 5
13	: Datenleitung 6

14 : Datenleitung 7

X2: Tastatur

1 : Spaltenleitung 4
2 : Spaltenleitung 3
3 : Spaltenleitung 2
4 : Spaltenleitung 1
5 : Zeilenleitung 5
6 : Zeilenleitung 4
7 : Zeilenleitung 3
8 : Zeilenleitung 2
9 : Zeilenleitung 1 (wird nur bei 20er Tastatur benutzt)

X3: Chipkarte

1 : VCC für Chipkarte
2 : RES-Leitung für Chipkarte
3 : CLK-Leitung für Chipkarte
4 : DAT-Leitung für Chipkarte
5 : Taster zur Erkennung der Chipkarte
6 : GND

X4: S₀-Bus

1 : b2 auf Pin 3 des Westernsteckers
2 : b1 auf Pin 4 des Westernsteckers
3 : a1 auf Pin 5 des Westernsteckers
4 : a2 auf Pin 6 des Westernsteckers

X5: Audio-Ausgang

1 : GND
2 : Lautsprecher für Kopfhörer
3 : GND
4 : Lautsprecher für Gerät

X6: Audio-Eingang

1 : GND
2 : Mikrofon für Kopfhörer
3 : GND
4 : Mikrofon für Gerät

X7: Gabelschalter

1 : GND
2 : Taster / Schalter

X11: DSP-Platine

1 : GND
2 : DSP-Mux
3 : DSP-Reset
4 : Control-Data DSP -> CPU
5 : Control-Data CPU -> DSP
6 : Vcc

X12: DSP-Platine

1 : GND
2 : Frame-Sync 1
3 : Frame-Sync 2
4 : Clock (192 kHz)
5 : ISDN-Data ISDN -> DSP
6 : ISDN-Data DSP -> ISDN

7 : Vcc

7.6 Stücklisten

7.6.1 Stückliste ISDN-Telefon-Board

Halbleiter:

1x	DS80C320	DIL40	IC1
1x	74ACT573	DIL20	IC2
1x	27C512-100	DIL28 prog.	IC3
1x	62C256-70	DIL28	IC4
1x	M48T08-100	DIL28+Batt.	IC5
1x	AM79C30A	PLCC44	IC6
1x	74C922/3	DIL18/20	IC7
1x	74ACT139	DIL16	IC8
2x	74ACT00	DIL14	IC9, IC10
1x	TL074	DIL14	IC11
1x	TDA7050	DIL8	IC12
1x	LM2575HVN	DIL16	IC13
3x	MBR160	RM10	D10, D11, D12
1x	1N4148	RM7,5	D20
8x	1N4007	RM10	D31-D38
1x	Q=11,052MHz	RM5	Q1
1x	Q=12,288MHz	RM5	Q2
1X	Q=3,5795MHz	RM5	Q3

Widerstände:

1x	10 Ω	RM7,5	R60
4x	24 Ω	RM7,5	R35-R38
1x	100 Ω	RM7,5	R63
6x	1,0k Ω	RM7,5	R44-R47, R50, R51
1x	2,2k Ω	RM7,5	R62
4x	2,7k Ω	RM7,5	R31-R34
16x	10k Ω	RM7,5	R20, R30, R33, R39, R40-R43, R52-R57, R70
2x	100k Ω	RM7,5	R58, R59
1x	1,0M Ω	RM7,5	R61
1x	4 x 4,7k Ω	SIL5	RN1
1x	Poti=10k Ω	P-10 liegend	P5

2x	Poti=22k Ω	P-10 liegend	P1, P2
2x	Poti=470k Ω	P-10 liegend	P3, P4

Kapazitäten:

6x	15pF	RM2,5	C21, C22, C31, C32, C61, C62
4x	100pF	RM2,5	C52, C53, C56, C57
1x	1,0nF	RM2,5	C45
1x	2,2nF	RM2,5	C30
20x	100nF	RM2,5	C33, C43-C45, C52, C53, C58, C59, C101-C112
1x	220nF	RM5	C72
2x	1,0 μ F	RM2,5	C54, C55
1x	2,2 μ F	RM2,5 tant.	C20, C71
2x	47 μ F / 6V	RM2,5	C41, C42
1x	100 μ F / 6V	RM2,5	C40
1x	100 μ F / 60V	RM5	C10
2x	470 μ F / 6V	RM5	C11

Induktivitäten:

1x	ZKB 5051/X005	ISDN-ÜTr.	TR1
1x	1000 μ H / 2A	RM10	L10

Sockel / Steckverbinder:

1x	44 pol.	PLCC	IC6
1x	40 pol.	DIL	IC1
3x	28 pol.	DIL	IC3, IC4, IC5
2x	20 pol.	DIL	IC2, IC7
2x	16 pol.	DIL	IC8, IC13
3x	14 pol.	DIL	IC9, IC10, IC11
1x	8 pol.	DIL	IC12
1x	2 x 7 Stecker	RM2,54	X1
1x	1 x 9 Stecker	RM2,54	X2
1x	1 x 7 Stecker	RM2,54	X12
2x	1 x 6 Stecker	RM2,54	X3, X11
1x	1 x 5 Jumper	RM2,54	JP1
3x	1 x 4 Stecker	RM2,54	X4, X5, X6
1x	1 x 3 Stecker	RM2,54	JP2
1x	1 x 2 Stecker	RM2,54	X7

7.6.2 Stückliste ISDN-DSP-Verschlüsselungsboard

Halbleiter:

2x	TMS320C26B	PLCC44	IC1, IC2
1x	Osc=40MHz	DIL14 / 4	IC3
1x	74HCT157	DIL16	IC4
1x	74HCT86	DIL14	IC5

Widerstände:

2x	100Ω	RM7,5	R1, R2
2x	10kΩ	RM7,5	R3, R4
2x	6 x 10kΩ	SIL7	RN1, RN2

Kapazitäten:

5x	100nF	RM2,5	C1-C5
----	-------	-------	-------

Sockel / Steckverbinder:

2x	68 pol	PLCC	IC1, IC2
1x	16 pol	DIL	IC4
1x	14 pol	DIL	IC5
1x	4 pol	DIL14 / 4	IC3
2x	2 pol	RM2,54	JP1, JP2
1x	1 x 7 Buchse	RM2,54	X2
1x	1 x 6 Buchse	RM2,54	X1

7.6.3 Stückliste der externen Bauteile

LC-Display 2x40 mit 14-poliger Verbindungsleitung

Matrix-Tastatur 4x4 / 5x4 mit 8/9-poliger Verbindungsleitung

Chipkarten-Schacht mit 6-poliger Verbindungsleitung

zwei Lautsprecher mit einer 4-poligen Verbindungsleitung

zwei Mikrofone mit einer 4-poliger Verbindungsleitung

Taster/Schalter mit 2-poliger Verbindungsleitung

7.7 Inhalt der Daten-CD

DIPLOM(dir)	; Dateien der Diplomarbeit
DIPLOM.DOC	; Die Diplomarbeit in WinWord6
DECKBLAT.DOC	; Deckblatt der Diplomarbeit in WinWord6
ISDN_TEL.SCH	; Stromlaufplan der Telefonplatine in Eagle3
ISDN_DSP.SCH	; Stromlaufplan der DSP-Platine in Eagle3
ISDN_TEL.BRD	; Layout der Telefonplatine in Eagle3
ISDN_DSP.BRD	; Layout der DSP-Platine in Eagle3

```

ISDNTEL.ASM          ; Sourcecode für den Steuerprozessor
IDEA_*.ASM          ; Sourcecode für die DSPs

DATASHEET(dir)      ; Datenblätter der Halbleiter im PDF-AdobeAcrobatRead-Format
T320C26.PDF         ; TMS320C2x DSP von TI
80C320.PDF          ; DS80C320 51er CPU von Dallas
AM79C30A.PDF        ; AM79C30A ISDN-Controllervon AMD
27C512.PDF          ; 27C512 64kB EPROM
62256.PDF           ; 62256 32kB RAM
M48T08.PDF          ; M48T08 8kB NVRAM + RTC von ST
MM74C922.PDF        ; MM74C922/3 Tastatur-Controller von NS
LM2575HV.PDF        ; LM2575HVN Schaltregler von NS
TL074.PDF           ; TL074 4fach OPV von TI
TDA7050.PDF         ; TDA7050 Lautsprecherverst. von Philips
74HCT573.PDF        ; 74HCT573 8bit Zwischenspeicher
74HCT139.PDF        ; 74HCT139 2fach DeMultiplexer
74HCT157.PDF        ; 74HCT157 4fach Multiplexer
74HCT86.PDF         ; 74HCT86 4fach XOR
74HCT00.PDF         ; 74HCT00 4fach NAND
MBR160              ; MBR160 Diode von Motorola
HD447800.PDF        ; HD44700 LC-Display-Controller von Hitachi

DOCUMENT(dir)       ; ITU-T Normen im WinWord-Format
Q093*.DOC           ; ITU-T Normen ISDN D-Kanal Schicht 3
Q092*.DOC           ; ITU-T Normen ISDN D-Kanal Schicht 2
I043*.DOC           ; ITU-T Normen ISDN Schicht 1
G0711.DOC           ; ITU-T Norm Codec 8 <-> 14 Bit Expansion

EXTRA(dir)
IDEA.ASM            ; IDEA Algorithmus in i386er Assembler
IDEA.C              ; IDEA Algorithmus in C
IDEA.H              ; gehört zu IDEA.C
SERPROG.SCH         ; Stromlaufplan Chipkarten Programmiergerät in Eagle3
SERPROG.BRD         ; Layout Chipkarten Programmiergerät in Eagle3

SOFTWARE(dir)
EAGLE(dir)          ; Platinen Layout Programm EAGLE v3.02
TMS320C2(dir)       ; Software für den DSP
A51(dir)            ; Software für die 51er CPU
ACROBAT(dir)        ; Anzeigeprogramm für *.PDF
WORDVIEW(dir)       ; Anzeigeprogramm für *.DOC
PGP(dir)
PGP26*.ZIP          ; PGP ausführbares Prgramm
PGP26*S.ZIP         ; PGP Sourcecode
PGP_GER.TXT         ; Deutsche Dokumentation zu PGP

```

Achtung! Einige Programme im Verzeichnis „Software“ sind urheberrechtlich geschützt. Diese Programme dürfen nur kopiert und eingesetzt werden, wenn ein Lizenzvertrag für diese Programme vorliegt. Bitte beachten Sie die Lizenzbestimmungen der einzelnen Programme.

7.8 Literaturverzeichnis

- [1] „Applied Cryptography“ second edition von Bruce Schneier
beim Wiley-Verlag ISBN 0-471-11709-9
- [2] „Technik der Netze“ 3.Auflage von Gerd Siegmund
beim R.v.Deker-Verlag ISBN 3-7685-2495-7
- [3] „Das Mikrocontroller Kochbuch“ von Andreas Roth
beim IWT-Verlag ISBN 3-88322-225-9
- [4] „Handbuch der Chipkarten“ von Rankl / Effing
beim Hanser-Verlag ISBN 3-446-17993-3
- [5] PGP-Verschlüsselungssoftware(PGP v2.6.2i) von Philip Zimmermann *
- [6] Datenbuch „TMS320C2x“ von Texas Instruments *
- [7] Datenbuch „AM79C30A“ von AMD *

* mit auf der Daten-CD

7.9DSP-Listing

```

data0          .SET  00600h          ; 4 x 16Bit für die 64Bit
data1          .SET  00601h          ; Daten (vom Klartext bis
data2          .SET  00602h          ; hin zum Ciffretext)
data3          .SET  00603h

data4          .SET  00604h          ; Zwischenergebniss innerhalb
data5          .SET  00605h          ; einer IDEA-Runde

temp           .SET  00606h          ; Temp für Multiplikation
ser_dat        .SET  00607h          ; Byte von seriellem Prot

key0           .SET  00608h          ; 8 x 16 Bit = 128Bit
key1           .SET  00609h          ; für den Schlüssel
key2           .SET  0060Ah
key3           .SET  0060Bh
key4           .SET  0060Ch
key5           .SET  0060Dh
key6           .SET  0060Eh
key7           .SET  0060Fh

e_key_begin    .SET  00610h          ; erster expandierter Schlüssel
e_key_end      .SET  00640h          ; letzter expandierter Schlüssel

shift0         .SET  00670h          ; 8 Speicherzellen für
shift1         .SET  00671h          ; das Schieberegister
shift2         .SET  00672h          ; Es werden nur 8Bit je
shift3         .SET  00673h          ; Speicherplatz verwendet
shift4         .SET  00674h
shift5         .SET  00675h
shift6         .SET  00676h
shift7         .SET  00677h

; -----
                .DS    00608h          ; Bitmuster für Testschlüssel
                ; !!! ; hier muss der Schlüssel rein

init_test_key: .WORD  00000h, 01111h, 02222h, 03333h
                .WORD  04444h, 05555h, 06666h, 07777h

; -----

                .PS    0FA00h          ; Einsprungsadresse für
                .ENTRY          ; das Hauptprogramm
RESET:         B      start

                .PS    0FA0Ah          ; Einsprungsadresse für
BORINT:        B      RINT           ; den seriellen Interrupt

; -----

                .PS    0FB00h          ; Hauptprogramm

start:         SPM    0              ; Akku-Shift-Mode=0
                RSXM          ; Unsigned Mode

                FORT    1              ; Serialport initialisieren
                RTXM
                SFSM

                LDPK    0Ch           ; Setze Datenpointer auf $0600

```

```

CALL  idea_key_exp, *, 7 ; IDEA-Key expandieren

LDPK  00h                ; Interrupt freigeben
LARP  00h
LARK  AR0,0
LACK  010h
SACL  004h
EINT

loop:      B      loop      ; Endlosschleife

; -----

RINT:      LDPK  00h                ; Interrupt-Service-Routine
          SST1  060h
          LAC   000h                ; hole Byte aus dem Serialport
          LDPK  0Ch

          SACL  ser_dat            ; speicher Byte in „ser_dat“

          CALL  idea_cyk, *, 7      ; führe IDEA-Berechnung aus

          LAC   ser_dat
          XOR   data0              ; !!! ; Verexklusivoderung des Datenbytes
          CALL  idea_shift, *, 7    ; vor oder nach dem Schieben
          XOR   data0              ; !!! ; ob ver- oder entschlüsseln

          LDPK  00h
          SACL  001h                ; schreibe Datenbyte auf Serialport
          LST1  060h
          EINT                    ; Interrupt-Service-Routine
          RET                      ; verlassen

; -----

idea_key_exp:  LRLK  AR7,e_key_begin ; IDEA-Schlüssel expandieren
              LRLK  AR0,e_key_end

idea_key_exp_3: RPTK  007h                ; 8 Teilschlüssel herrauskopieren
              BLKD  key0, *+

              LARK  AR2, 018h            ; 128bitigen Schlüssel 25Bit nach
              LARP  2                    ; links rotieren
idea_key_exp_2: ZALH  key0                ; MSB aus key0 holen
              ROL

              ZALH  key6                ; key7 und key6 um 1 Bit nach
              OR   key7                ; links schieben
              ROL
              SACL  key7
              SACH  key6

              ZALH  key4                ; key5 und key4 um 1 Bit nach
              OR   key5                ; links schieben
              ROL
              SACL  key5
              SACH  key4

              ZALH  key2                ; key3 und key2 um 1 Bit nach
              OR   key3                ; links schieben
              ROL
              SACL  key3
              SACH  key2

              ZALH  key0                ; key1 und key0 um 1 Bit nach
              OR   key1                ; links schieben
              ROL

```



```

SACL key1
SACH key0

BANZ idea_key_exp_2, *-

LARP 7 ; Test, ob alle Teilschlüssel
CMPR 02 ; expandiert worden sind
BBZ idea_key_exp_3

LRLK AR7,e_key_begin ; jeden Teilschlüssel mit
LRLK AR0,e_key_end ; $0DEA verexclusivodern

idea_key_exp_1: LAC *
XORK 00DEAh
SACL *+

CMPR 02
BBZ idea_key_exp_1

RET

; -----

idea_shift: ANDK 000ffh ; Byte in das Schieberegister laden

LRLK AR7, 00676h
RPTK 006h
DMOV *-
SACL shift0

RET

; -----

idea_cyk: LT shift7 ; Inhalt des Schieberegisters
MPYK 00100h ; für den IDEA-Algorithmus auslesen
PAC
OR shift6
SACL data3

LT shift5
MPYK 00100h
PAC
OR shift4
SACL data2

LT shift3
MPYK 00100h
PAC
OR shift2
SACL data1

LT shift1
MPYK 00100h
PAC
OR shift0
SACL data0

; -----

idea_start: LRLK AR7,e_key_begin ; Der IDEA-Algorithmus
LRLK AR0,e_key_end

idea_loop: LAC * ; IDEA-Multiplikation
BZ idea_00
LAC data0

```

```

BZ      idea_01
LT      data0
MPYU    **
PAC
SPH     temp
SUBH    temp
SUB     temp
BNC     idea_02
B       idea_03
idea_00: LAC     data0
B       idea_04, **
idea_01: LAC     **
idea_04: NEG
idea_02: ADDK   001h
idea_03: SACL   data0

LAC     data1          ; 16bit Addition
ADD     **
SACL    data1

LAC     data2          ; 16bit Addition
ADD     **
SACL    data2

LAC     *              ; IDEA-Multiplikation
BZ      idea_10
LAC     data3
BZ      idea_11
LT      data3
MPYU    **
PAC
SPH     temp
SUBH    temp
SUB     temp
BNC     idea_12
B       idea_13
idea_10: LAC     data3
B       idea_14, **
idea_11: LAC     **
idea_14: NEG
idea_12: ADDK   001h
idea_13: SACL   data3

LAC     data0          ; XOR
XOR     data2
SACL    data4

LAC     data1          ; XOR
XOR     data3
SACL    data5

LAC     *              ; IDEA-Multiplikation
BZ      idea_20
LAC     data4
BZ      idea_21
LT      data4
MPYU    **
PAC
SPH     temp
SUBH    temp
SUB     temp
BNC     idea_22
B       idea_23
idea_20: LAC     data4
B       idea_24, **
idea_21: LAC     **
idea_24: NEG

```

```

idea_22:      ADDK  001h
idea_23:      SACL  data4

              ADD   data5          ; 16bit Addition
              SACL  data5

              LAC   *              ; IDEA-Multiplikation
              BZ   idea_30
              LAC   data5
              BZ   idea_31
              LT   data5
              MPYU  *+
              PAC
              SPH  temp
              SUBH temp
              SUB  temp
              BNC  idea_32
              B   idea_33
idea_30:      LAC   data5
idea_31:      B    idea_34, *+
idea_34:      NEG
idea_32:      ADDK  001h
idea_33:      SACL  data5

              ADD   data4          ; 16bit Addition
              SACL  data4

              LAC   data0          ; XOR
              XOR  data5
              SACL  data0

              LAC   data1          ; XOR
              XOR  data4
              SACL  data1

              LAC   data2          ; XOR
              XOR  data5
              SACL  data2

              LAC   data3          ; XOR
              XOR  data4
              SACL  data3

              LAC   data2          ; die mittleren beiden 16 Bit Daten
              DMOV data1          ; vertauschen
              SACL  data1

              CMPR  1              ; Test auf 8 Durchgänge
              BBNZ idea_loop

              LAC   data2          ; Vertauschung für die letzte halbe
              DMOV data1          ; Runde rückgängig machen
              SACL  data1

              LAC   *              ; IDEA-Multiplikation
              BZ   idea_40
              LAC   data0
              BZ   idea_41
              LT   data0
              MPYU  *+
              PAC
              SPH  temp
              SUBH temp
              SUB  temp
              BNC  idea_42
              B   idea_43

```

```

idea_40:      LAC    data0
              B      idea_44, ++
idea_41:      LAC    ++
idea_44:      NEG
idea_42:      ADDK   001h
idea_43:      SACL   data0

              LAC    data1                ; 16bit Addition
              ADD    ++
              SACL   data1

              LAC    data2                ; 16bit Addition
              ADD    ++
              SACL   data2

              LAC    *                    ; IDEA-Multiplikation
              BZ     idea_50
              LAC    data3
              BZ     idea_51
              LT     data3
              MPYU   ++
              PAC
              SPH    temp
              SUBH   temp
              SUB    temp
              BNC    idea_52
              B      idea_53
idea_50:      LAC    data3
              B      idea_54, ++
idea_51:      LAC    ++
idea_54:      NEG
idea_52:      ADDK   001h
idea_53:      SACL   data3

              RET

; -----

```

7.10 Stromlaufpläne

7.11 Bestückungspläne

7.12 Layouts

